Многоальтернативный аналоговый компаратор

СОЮЗ СОВЕ ГскИхСОЦИАЛИСтИНЕСКИРЕСПУБЛИК ггг .Б я 5 Н 03 К 5/24, б 05 В 1/О; фг г ПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ С ТЕЛЬСТВУ тво СССР4, 1986.ИВНЫЙ АНАЛО й тся к импульсно использовано пр вующих помехоэ атического упра рительных систе Изо гистр), при этом остальные регистра 4 временного храены к остальным адресным ного запоминающего блока х постоянного запоминаюк входам данных регистра 4 нения, а шина 5 внешнего чена к входу сброса регистхранения, один из выходов ючен к второму входу суммаботает следующим обраГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетел ьФ 1429306, кл, Н 03 К 5/2(57) Изобретение относитехнике и может бытьпостроении быстродейстщищенных систем автомления и контрольно-изме бретение относится к импульсной технике и может быть использовано при построении быстродействующих помехозащищенных систем автоматического управления и контрольно-измерительных систем.Целью изобретения является повышение точности сравнения эа счет асинхронного сравнения двух аналоговых величин.На фиг. 1 представлена структурная схема многоальтернативного аналогового компаратора; на фиг. 2 - формы возможных сравниваемых сигналов на входе устройства; на фиг. 3 - эпюры сигналов в различных точках устройства в случае воздействия на входе сигналов, формы которых изображены на фиг,2,Многоальтернативный аналоговый компаратор содержит двухаходовый аналоговыи компаратор 1 (далее - компаратор), выход которого подключен к первому входу элемента 2 сложения по модулю два (далее сумматор), к младшему адресу постоянного запоминающего блока 3 и к одному из входов данных регистра 4 временного хранеЦелью изобретения является повышение точности. Многоальтернативный аналоговый компаратор содержит двухвходовый аналоговый компаратор 1, элемент 2 сложения по модулю два, постоянный запоминающий блок 3, регистр 4 временного хранения и шину 5 внешнего сигнала. Использование в устройстве асинхронного принципа сравнения двух аналоговых величин нэ основе смены состояний на выходе двухвходового аналогового компаратора 1 обеспечивающего работу регистра 4 вр менного хранения, обеспечивает повыш ние точности. 3 ил,. 2 табл,ния (далее - ре выходы данных нения подключ входам постоян 3, выход даннь щего блока 3 - временного хра сигнала подклю ра 4 временного которого подкл тора 2,Устройство эом,В зависимости от смены знака разности входных исследуемых аналоговых сигналов, соответствующих изменению их уровня друг относительно друга (Х относительно У фиг. 1), на выходе компаратора 1 вырабатывается переход иэ низкого логического состояния (уровень логического "0" или просто "0") в высокое (уровень логической "1" или просто "1") или наоборот, На фиг, 2 в качестве примера изображены два сравниваемых аналоговых сигнала Х и У в выбранномвременном интервале, а на фиг. 3- эпюра а отображает выходные логические состояния компаратора 1 см, фиг 1). При наличии двух смен знака разности входных сигалов Х и У (фиг. 2) выбранный временный интервал сравнения делится на три участка или интервала, для которых, соответственно, справедливы три неравенства. Х У,Х У,Х У.Назтихтрех временных учасгках компаратор 1 при сравнении вырабатывает три логических состояния на своем выходе а (фиг. 1 и 3); "1 - Х У;"Г - ХУ;"1" - ХУ,В исходном состоянии, когда регистр 4 временного хранения содержит логические "0" на своих выходах О - 0 па на выходе компараторз 1 действует логи ескии 0", соответству ащий исходному моменту отсутствя сравне ия, на адресньх входах по стояннс го запоминающего блока 3 А, - А, сод ржится адрес Ао, по которому на вы кодак блока 3 записаны логические "0 Табл. 1:тр;жает задаваемую пальзовате лем таблицу прошивки постоянного запом,нающего блока 3 в которой по семи пдргсам Ао - Аг, занесены данные вь,хода блока 3 Г0-, гвиде логических "О" или ". Н,мерация старшинства разрядов адресов и данных в табл, 1 отображе а слева напраго, Выхздные логические уровни улей да;ных постояного запомл;аощега блока 3 действу от на входы О - Опрегистра 4,пя гереписи входных данных на выход 02 - 0, р гистра 4 при смене знака разнас-и входных сравниваемьх сигналов Хи У,В исходном состоянии выходы лладего разряда данных 01 регистра 4 (эпюра в фиг, 3) и компаратора 1 (эпюра а фиг. 3), действующие на входы сумматора 2 по модулю два, одинаковы и имеют низкие логические уровни, Из-за одинаковых воздействующих рходных сигналов на выходе сумматора 2 действует уровень логического 0" (эпюра б фиг. 3), который запрецвет перепись входных данных регисгра 4 О 0 пна свой выход 0 - 0 ппри отсутствии смены знака разности входных синав Х и У.На первом участке выбранного временного интервала, в начальный его момент на ыхаде кол,паратора 1, одном из входов сумматора 2 и входе 0 регистра 4 действует уровень логической "1", а на друом пхаде сумматора - уровень аическоа0". Неодинаковые уровни на входах ;ум;латора 2 способствуют возникновению на его выходе положительного логического герапада из низкого в высокий ураен кота.:,й вздес ет на вход. ре ь Рд 4, 5 1 Р 15 20 30 35 40 45 50 55 вызывая перепись нового логического единичнога уровня выхода ол 1 пардтора 1 с входа 01 на выход 01 (эпюра в фиг. 3) и уровей выходных гогическик данных блока 3 ред.дущега (исходноо) состояния, действующик на входах 02 - О, регистра 4, на его выходы 02 - 0 п(эпюры а - и первого временного участка, соответствующего едини полу уровню выхода компаратора 1 - эпюра а фиг. 3) Появившийся единичный уровень на выходе 0, регистра 4 (зпюра в фиг, 3), яв яющийся уровнем выхода нового с таяния коллпаратора, выравнивает логические уровни на входак сумматора 2 и способствует появлению отрицатепьнога перепада на ап выходе из высокого в ни" кий уравеь,Таким образом смена разности входных сравниваемых сигналов Х и У вызывае 1 появление на ыхаде сумматора 2 логического импульса, длительность которого скпэдывается ь з быстродействия переключения сумматора 2 и регистра 4 (эпюра б фиг, 3) По переднелу фронту этого импульса асуществл ется переключение регистра 4 то есть занесение на вь;ходы 0 з - СЬп Гегистра 4 выходных данных остоянного запоминающего блока 3 предьдущего состояния, которые вместе с выходным уровнем состояния компаратора 1 образуют новый адрес блока 3 А(см, эпюры ж - и фиг 3 первсго временного участка). По этом, адресу А на выходе данных 0 - 0 п появляется код 111 свидетельствующий о превышении сигнала У сигналом Х (эпюры г е фиг 3 первого временного участка). Этот код на выходе постоянного запоминающего блока 3 действует до тех пор, пока не произойдет смена разности входных сигналов Х и У друг относительно друга,Такая смена происходит на втором рассматриваемом временном участке, когда У Х В этом случае происходит переключение выходного состояния компаратора 1 устройства из вьса;ого в низкий,эпюра а второго временного участка, соответствунзщего нулевому логическому уровню кампаратора), Такое переключение компартора 1 вызывает аалогичный логический импульс на выходе сумматора 2, поскольку на адом его входе действует н, зкии уоавень выхода комплратора 1, соо 1 петствуюгций;ч настоящему состоянию второго временного участка, а на друом входе сумматора 2 дейтвуег едини"ный лоический уровень ьыхода 1 регистра 4, являющийся предыдущим выходным состоянием кампаратара 1, которое было запомнена ре истоом 4 на первом временном участке, 1 рацесс с бра.;ия им;угьса н,"1667234 Таблица 1 выходе сумматора 2 аналогичен рассмотренному ранее, поскольку его возникновение является неравенством состояний выхода компаратора 1, то есть возникновением смены разности уровней входных сравниваемых сигналов Х и У, образованный импульс на втором временном сравниваемом участке способствует формированию на адресных входах блока 3 А 1 - Ап адреса А 2 образованного состоянием выхода компаратора 1 второго временного участка и г:ереписанным на выходы 02 - 0 п регистра 4 выходного кода блока 3, соответствующего первому временному сравниваемому участку (см, эпюры ж - и фиг. 3 второго временного участка). Таким образом, по лучаемый на выходах 01 - 0 п блока: код 100, соответствующий решению ХУ получен на основе настоящего сос 1 ояь ия выхода компаратора 1 и его состояний Б предшествующие моменты (см эпюры г е второго временного участка) При новой смене разности входных сравниваемых сигналов, то есть когда Х 7 У, образустся новый переход ком параторэ 1 из низкого логи,ескго состояния в высокое, что соотве;ствует началу третьего временного участка (см участок эпюры а фиг. 3, соответствующий третьему сравниваемому временному интервалу), Как и в случае первого и второго сравниваемых интервалов, на выходе сумматора 2 образуется импульс, способствующий появлению на адресных входах блока 3 адреса Аз, образованного выходным состоянием компаратора 1 на третьем временном интервале и выходным кодом блока 3 предыдущего состояния По действию на адресных входах адреса Аз на выходах 01 - 0 л блока 3 появляется код 010, соответствующий решению ХУ (см. эпюры а - и фиг, 3, соответствующие третьему временному интервалу).В табл, 2 указаны возможные решения, принимаемые устройством при выработке соответствующих этим решениям кодов (соответственно графы 2 и 3 табл. 2) на основании отрабатываемых устройством смен состояний выхода компаратора 1 (графа 1 табл. 1) при использовании семиадресного блока 3, Чем больше в сравниваемый временной интервал происходит смена знаков разности входных сигналов Х и У, тем 5 больше данных блока 3 принимают участие в выработ решения, тем точнее получаемый результат Таким образом.1 очность результата ограничивается только емкостью блока 3,10 Использование в устройстве асинхронного принципа сравнения двух аналогичных величин на основе смены состояний на выходе компаратора увеличивает точность сравнения оп ".ываемого устройства в и 15 раз. где п - вел чина отношения длительности периода к длитсльности импульса управляющего тактового генератора прототипа. 20 Формула изобретенияМногоальтеонативный аналоговый компаратор, содержащий двухальтернативный аналоговый компаратор, информационные входы которого являются входами ус тройства о т л и ч а ю щ и й с я тем, что, селью повьшения точности сравнения, в нео введены постоянный запоминающий блок сумматор по модулю два и регистр временного хранения, при этом выход 30 компаратора подключен к младшему разряду адреса постоянного запоминающего блока, к первому входу сумматора по модулк: два и к одному их информационных входов регистра временного хранения, 35 причем соответс 1 вующий ему выход регистра временного хранения подключен к второму входу сумматора по модулю два, выход которого соединен с синхровходом регистра временного хранения, вход сбро са которого подключен к шине внешнегосигнала, остальные входы адреса постоянного запоминающего блока подключены к остальным выходам регистра временного хранения, а соответствующие им входы со единены с выходами постоянного запоминающего блока, являющимися выходами многоальтернативного аналогового компаратора.. Эрдеии ательский комбинат "Патент", г, Ужгород, ул.Гагарина, 1 оизводствен аказ 2533 Н 1 1 ПИ Госуд Составитель Техред М,Мо Тираж 474нного комитета по изоб3035, Москва, Ж, Рау Подписноеениям и открытиям при ГКНТ СССР кая наб 4/5