Селектор импульсов по длительности

(56) Авторское св М 1403:59, кл, Н М 28 88,8)идетельство ССС03 К 5/26, 1986. КТОР ИМ ГУЛ ь СдТИ(54) СЕЛ ТЕЛЬ НОС (57) Изобр технике и лектирова устройств П етение относится к ожет быть использс ия импульсов пс дл х обработки дискр мгульсно я севаноительнтных ст ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОКРЫТИЯМПРИ ГКНТ СССР ОПИСАНК А 8 ТОРСКОМ) С Изобретение относится импульснси технике, может быть использовано для селектирования импульсов по длительности в устройствах обработки дискретных сигналов в радиотехнике, телемеханике, измерительной гехнике и является усовершенствованием устройства по , авт. св. М 1403359.Цель изобретения - повышение достоверности результатов селектирования.На фиг. 1 показана структурная электрическая схема устройства; на фиг. 2 - временные диаграммы, поясняющие работу устройства,Устройство (фиг, 1) содержит генератор 1 тактовых импульсов, выход кстсрсгс соединен с первым входом первого элемента И 2, выход которого соединен со счетным входом счетчика 3 импульсов соответствующие выходы которого соедине ы поразрядно с входами с первого по третий дешифраторов 4, 5 и 6. Выход дешифратора 4 соединен с входом первого блока 7 задер: ов в радиотехнике, телемеханике, измерительной технике Целью иэобоетения является повышение достоверности результатов селектирования Селектор импульсов по длительности содержит генератор 1 тактовыимпульсов, элементы И 2 и 11, счетчик 3 импульссе, дев.ифратсры 1 - б, блоки 7 и 10 задержки, суглматор 8 по модулю два, формирователь 9 импульсов, триггер 12, инвертср 13, входную шину 20, выходные шГ,ны 21 - 23 Г 1 сстаалгнная цель достигается за сцгт введедия триггеров 14 и 18, ключа 15, интегратора 16, компаратора 17, резист ора 19 и образования новых;".Ункциональных связей. 2 ил,жки, выход ксторсго соединен с первым входом сумматора 8 по модулю два, второй вход которого соединен с выходом второго дешифратсра и входом формирователя 9 импульсов, выход которого через второй блок 10 задержки соединен с первым входом второго элемента И 11, второй вход которого соединен с выходом первого триггера 12, Выход инвертора 13 соединен с входом установки второго триггера 14 и с уп ра вл я ющим входом кл юча 15. В ы ход триггера 14 соединен с входом интегратора 16, выход которого соединен с первым входом компаратора 17, выход которого соединен с входом сброса третьего триггера 18, а первый вход через резистор 19 - с ин форм ацион н ым входом ключа 15. Вход инвертора 13 соединен с входной шиной 20, выход элемента И 11 - с первой выходной шиной 21, выход сумматора 8 - с второй входной шиной 22, выход триггера 12 - с третьей выходной шиной 23, Выход генератора 1 соединен со стрсбирующими вхо.дами дешифраторов 4 и 5 и с входом сброса триггера 14, выход которого соединен с входом установки триггеоа 18, выход которого соединен с входом сброса счетчика 3, Выход дешифратора 5 соединен с входом установки триггера 12, вход сброса которого соединен с выходом дешифратора б и вторым входом элемента И 2. Выход ключа 15 и второй вход компаратора 17 соединены с общеи шиной.Устройство работает следующим образом,В исходном состоянии триггер 18 нахо дится в нулевом состоянии и на его выходе действует уровень логического "0", который поступает на вход сброса счетчика 3 и устанавливает его также в нулевое состояние. На выходе дешифратора б действует уровень логической "1", который поступает на второй вход элемента И 2 и открывает егс, Импульсы с выхода генератора 1 проходят через элемент И 2 на счетный вход счетчика 3 однако счет не осуществляется, поскольку счетчик 3 заблокирован по входу сброса. В дальнейшем, при анализе длительности импульса, счетчик 3 подсчиьвает число и, тактовых импульсов. поступивших на его вход за время т действия анализируемого импульса. При этом т 1 =- и;Т, где Т - период следования тактовых импульсов, Дешифраторы 4, 5, 6 дешифрируют определенные состояния счетчика 3, пропорциональные допускам (порогам) по длительностям т- нижний порог, т, номинальный порог, т- верхний порог соответственно, причем гн = пТ, о = п 2 Т и Тв = пзТ. Для определенности будем считать, что и = б, п = 8, и пз = 10, как показано на фи;, 2 а, б Входной импульс отрицательной полярности (фиг. 2 а) с вход. ной шины 20 через инвертор 13 поступает на вход усгановки триггера 14 (точка то на фиг, 2 а), и с этого момента начинается процесс анализа его длительности, при этом возможны следующие случаи.1. Длительность импульса 1 удовлетворяет условию т,т 1 т, Т (фи 2 а) При этом, ввиду отсутствия взаимной синхронизации между двумя импульсными потоками (входные импульсы и такто вые импульсы генератора), они могут располагаться так, как показано на фи 2 а, б. Нетрудно заметить, что при выбранных выше допущениях, 8-йактовый им пульс находится .,а пределами входнсг импульса, т,е, счетч, к 3 не насчи 1 аере буемое число импульсов Б прот им в данной ситуации была бь сфп; ирвз,а ложная информация о о л 1 Р,", 1 тель 14 ог 5 10 20 30 5 4045 ГО 55 импульса находлтся в пределах допусков "снизу.Передним фронтом входного импульса триггер 14 устанавливается в состояние логической "1", а тактовым импульсом, поступающим на его вход сброса, триггер 14 возвращается з исходное состояние. В результате этого на его выходе сфорь ируется импульс длительностью Лт, равной раз ности между моментами прихода фронтоа входного и тактового импульсов (фиг, 2 в). Далее этотмпульс поступает на интегратор 16 с постоянной еремени заряда т;р, где в течении промежутка времени эзар = Лт происходит заряд интегратора 16 до некоторого напряжения О; (фиг 2 г) С выхода интегратора б напряжение О поступает на первый вход компаоатора 17, второй вход которого соединен с общей шиной, Как тол;ко чапряжение 0 станет оличным от " ", компаратор 17 переключлтся в состоянгле логической "1 (фиг, 2 д) и тел самыл оазрешит по входу сброса работу триггера 18 Задним фронтом выходного импульса триггера 14 григгер 18 устанавливается в состояние логической "1" (фиг 2 е), блокировка счетчика 3 снимается, и начинаемся процесс анализа длительности импульса, Сдновременно интегратор 16 переходит в режим хранения, По окончании входного импульса на шине 20 с инвертора 13 на управляющий вход ключа 15 поступает напряжение уровня ло ического "0", ключ 15 о крывается и начинается разряд интегратора 16 через резйстор 19 При этом соответствующим выбором величины сопротивления резистора 19 и с учетом вну реннего сопротивления открытого ключа 15 устанавливается постоянная разряда тразр интегратора 16, равная постоянной заряда, и, как следствие этого, ср.-эр. = т,р (фиг. 2 г). В момент пересечения выходным напряжением интегратора 16 уровня "0" компаратор 17 переключится в исходное состояние (фиг, 2 д) и перебросит триггср 18 (фиг, 2 е), Таким образом, на входе сб, оса счетчика 3 будет сформирован импульс, длительность которого равна длительности импульса на шине 20. При атолл импульс на выходе триггера 18 будет "привязан" к тактовым импульсам. При поступлении на счетный вход счетчика Зп тактовых импульсов дешифраор 4 открьвается и имп льс генератора 1 вьделяется на его выходе (фиг, 2 ж). С выхода дешифратора 4 имггульс через Ь ок 7 задержки с временем задержки тз = (то - Гн) гч ступает на первый вход суммэтора 8 пь модул к деа Пр;.л поступлении на счетныйвход счетчика Зп 2 импульсов на выходе дешифраторэ 5 выделяется импульс (фиг, 2 з), который поступает на второй вход суммагора 8. Таким образом, на входах сумматора 8 присутствуют два импульса одинаковой длительности, равной длительности импульса генератора 1. Сумматор 8 осуществляет операцию логического суммирован 1 я импульсов по правилу (1 + 1) = 0 (здесь подразумевается, что наличие импульса соответствует логической "1"), и сигнал на выходе сумматора, а следовагельно, и на выходной шине 20, соединенной с ним, отсутствует (фиг, 2 м). Одновременно импульс дешифратора 5 устанавливает триггер 12 в единое состояние или подтверждает его (фиг, 2 и) и запускает формирователь 9, который формирует импульс требуемой длительности. Через блок 10 задержки со временем задержки сз 2 (г, - г,) (фиг 2 к) импульс формирователя 9 поступает на первый вход элемента И 11, открытого по второму входу уровнем логической ".1" с выхода триггера 12, и на выходе элемента И 11, а следовательно, и на выходной шине 21 выделяется импульс (фиг. 2 л), Наличие этого импульса указывает на то, что длительность входного импульса находится в пределе допуска по длительности "сверху".В момент сброса триггера 18 на входе сброса счетчика 3 вновь начинает действовать уровень логического "0", устанавливающий счетчик 3 в нулевое состояние, и устройство готово к анализу следующего импульса.2. Длительность с 2 входного импульса удовлетворяет условию т,т 2г,+ Т (фиг 2 а), т,е, длительность анализируемого импульса превышает заданный диапазон допусков "сверху". Возможное взаимное расположение входного и тактовых импульсов показано на фиг. 2 а, б, Как и з предыдущем случае, нетрудно заметить, что при выбранном допущении т, = 10 Т, 10-й тактовый импульс находится за пределами входного импульса и счетчик 3 не насчитает требуемое число импульсов,В прототипе в данной ситуации входной импульс был бы проанализирован неверно.В этом, как и в предыдущем случае, сработают триггеры 14. интегратор 16, компаратор 17, ключ 15 и триггер 18 (фиг. 2 в, г, д, е). В результате этого на вход сброса счетчика 3 поступит импульс с дли 1 ельностью т 2 (фиг. 2 е), равной длительности входного импульса на шине 20, но "привязанный" к тактовым импульсам В соответ 5 10 15 20 25 30 35 40 45 50 55 ствующие моменты времени тн,т 0 срабатывают дешифраторы 4, 5, сумматор 8 по модулю два и т,д. Затем, в момент времени то (т,к. 10-й импульс уже находится в пределах анализируемого импульса) сработает дешифратор 6 (на временной диаграмме не показано), выходной импульс которого установит триггер 12 в нулевое состояние (фиг. 2 и), одновременно закроет элемент И 2 и импульсы генератора 1 на счетный вход счетчика 3 проходить не будут. В своа очередь, триггео 12 закрывает элемент И 11 и импульс формирователя 9 на шину 21 не пройдет. Наличие на выходе триггера 12 и, следовательно, на шине 23 отрицательного перепада напряжения (фиг. 2 и) указывает на то, что длительность анализируемого импульса превышае; заданный ди;пазон допусков по длительности. Блокировка элемента И 2 исключает вероятность ложного срабатывания устройства при анализе импульсов, длительность которых кратна г 0 х3. Длительность 1 з входного импульса удовлетворяет условию т( 1 зт+ Т (фиг.2 а), т,е, длительность анализируемого импульса находится в диапазоне допусков "снизу". При причинам, рассмотренным выше, в данной ситуации при анализе импульса устройством, выбранным вкачестве прототипа, было бы принято ложное решение о том, что длительность импульса не соответствует заданным требованиям.Благодаря "привязке" анализируемого импульса к тактовым импульсам в момент времени гсрабатывает дешифратор 4 (фиг.2 е, ж), выходной импульс которого через время сэ 1 поступит на первый вход сумматора 8, Поскольку длительность импульса сзт то импульс на выходе дешифратора 5 и, следовательно, на втором входе сумматора 8, будет отсутствовать, что соответствует уровню логического "0". Сумматор 8 осуществляет операцию логического сложения сигналов по правилу (1+ 0) = 1, и нв его выходе формируется импульс (фиг. 2 м), указывающий на то. что длительность анализируемого импульса меньше номинальной, но находится в пределах допусков по длительности "снизу",4. Длительность с 4 импульса (на временной диаграмме не показано) удовлетворяет условию т 4(тн В этом случае счетчик 3 установится в нулевое состояние раньше, чем это необходимо для срабатывания дешифраторов 4, 5. Сигналы на шинах 21, 22, 23 будут отсутствовать, указывая на то, что длительность анализируемого им1667235 21 пульса не соответствует заданным грабованиям.Таким образом, в устройстве, в отличиеот прототипа, исключаются возможностиформирования ложной информации о дли.тельностях анализируемых импульсов, чтоповышает достоверность селекции Формула изобретенияСелектор импульсов по длительности 10 по авт, св. М 1403359. о т л и ч э ю ц и й с я тем, что, с целью повышения достоверности результатов селектирования, в него введе ны последовательно соединенные второй и15 реий триггеры, включенные между выходом инвертора и входом сброса счетчика импульсов, ключ, резистор и последовательно соединенные интегратор и компаратор, причем второй вход компаратора соединен с общей шиной, а выход - с входом сброса третьего триггера, вход установки которого соединен с входом интегратора, выход которого через резистор соединен с информационным входом ключа, выход которого соединен с общей шиной, а управляющий вход - с выходом инвертора, причем вход сброса второго триггера соединен с выходом генератора тактовых импульсов.1661235 фиг.2 Составитель С. БудовичТехред М,Моргентал Корректор В. Гирняк Редактор М. Циткина Заказ 2533 Тираж 469 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина 101