Элемент памяти для постоянного запоминающего устройства и способ его изготовления

СОЮЗ СОВЕТСКИХСОЦИО ЛИСТИЧЕСИИХРЕСПУБЛИН ЦЮ СП(56) Патент США Иф 44377кл. а 11 С 17/ОО, опублАвторское свидетельстР 1535231, кл. С 11 .С 17(57) Изобретение относится ктельной технике и может бытьзовано при изготовлении матр накопителя для электрически перепро" граммируемого постоянного запоминаю ий инсти- щего устройства, сохраняющего информацию при отключении источника питания, на лавинно-инжекцнонных транзнс" торах с плавающими н управляющими затворами, перепрогракяруемыми импульсами напряжения. Целью изобретения является увеличейие количества циклов перепрограммирования. Это достигается за счет введения в элекент памяти для постоянного заломи нающего устройства четвертой и пятойвычисли диффузионных областей, первой и втоисполь- рой изолирующих областей. 2 с. инчного 2 з.п. ф-лы, 7 ил. ева 2,ик, 1984,во СССР/ОО, 1988,ПОСТОЯННОГЛ И СПОСОБ 1Изобретение относится к вычисли- Злемент памяти содержит полупротельной технике, в частности к тех- водниковую подпоику 1 первого типа нологии изготовления полупроводнико- проводимости, слой 2 двуокиси кремвь:х интегральньгк схем, и может быть ния маски, слой 3 нитрида кремния испольэовано для изготовлений матрич- маски, слой 4 Фоторезиста маски, перйого накопителя для электрически пе-, вую и вторую диффузионные области 5, репрограммйруемого постоянного зало- первый диэлектрический слой 6, третью минающего устройства, сохраняющего диффузионную область 7, второй диинформацию при отключении источника электрический спой 8, проводящую питания, на лавинно-инжекционных область 9, третий диэлектрический транзисторах с плавающнми и управляю- слой 10, проводящий слой 1,четверщими затворами, перепрограммируемыми . тую и пятую диффузионные области 12, импульсами напряения.первый изолирующий слой 13, первую и.Цель иэобре" ения - увеличение ко . .вторую изолирующие области 14, личества циклов перепрограммирования: При изготовлении элемента памяти элемента памяти. наносят на поверхность полупроводниНа фиг.1, 2 н 3 представлены топо- ковой подложки 1 первого типа провология и сечения А-А и Б-Б накопите-димости маску из диэлектрического ля на элементах памяти; на фиг.4-7 -.слоя. 2 -двуокиси кремния, первого последовательность выполнения опера- , изолирующего слоя 13 иэ поликремния, ций по наго; овлп".;а:мента памяти слоя 3 нитрнпакремния и слоя 4тЕ1642888 3ФОТОРЕЭИСтае ЛЕГИРУЮТ ЧЕРЕЗ ОтВЕРСтни маски примесью с низкой концентра-. цией для образования диффузионных областей 12 второго типа проводимости (сме фпГе 4)еносле удаления слоя 4 маски гуано сят Второй изолирующий слой из фосфоросилекэтегого стекла, удэляеот с ала" нарной поВерхности Второй Изолирую 1 О щепе слой травлбеем, кроме первой и второй езолирующих областей, примы-кающих к торцам маски,еЛегруют примесью с высокй есонцеетрацией дляобразования первой и Второй диффузионных Областей 5 Второго типа проВодимости с частичным перекрытием краев областей 14 (см, фиг.5), 11 аносят первый дезлеагречески слой б издвуокиси кремния локальным окислением 2 О. кремниевой полупроводниковой подлож" ки 1., удаляют первую маску. Проводят легирование примесью с низкой концентрацией для образования третьей диффузионной обласГи 7 первого типа 25 проводимости (см, Фиг.5), Наносятвторой диэлектрический слой 8 издвуокиси кремния (малой тслщины)на поверхность полупроводникоВой под"ложки 1. Наносит поликремнневую леги Зорованную проводящую область 9 на по- .ВЕРХНОСТИ ПЕРВОГО И ВГОРРГО ДИЭЛЕКТРИ"еческих слоев 6, 8 (см. фиг.7).Наеосят третии диэлектрическийслой 1 О из двуокс крегея на поверх-ность области 9 полупроводпнковойподложки 1, на поверхность которогонаносят проводящие слой 11 нэ поликрегпия.Иатричеый накопитель Выполнен Ввиде элементов памяти, каждый из коГорых состоит иэ лавепно-шежекцоееногоэлектрически програгемируемого эапомиееающеГО транзистора с плавающим иуправляющим затворами ВклОченеОГО ПОследовательео с адресным 1 ДП-транзеестором, с электрически программируемым конденсатором, соединенным между .плавающим затвором.и стоком эапом- нающего транзистора.Оликремееевые ОЕласти 9. являютсяплавающими затворами запомееающехтранзисторов, слои 11 - их управляющими затворагп, а области 5, .12 - ихстоками, Слои 11 также являются зат-.Ворами адресных ИДИ"транзисторов, об".ласти 5, 12 -их истоками и обкладхами электрически программируемыхконденсаторов, а другими обкладками являются поликремниевые слои области.9, причем второй диэлектрический слой 8 малой толщины размещен между ними,Для одновременного (разрядного) стирания информации на все ввебранные разрядные шешы (Области 5, 12) подают высокое положительное импульсное напряжение (12 В, 1 с). На адресныеполикремеиевые,шиеы (слои 11) илиневыбранные разрядные шины подают нулевое напряжение относительно полупроводниковой подложки 1. Под дейст-вием высокой напряженности электричес-. кого поля во втором диэлектрическомслое 8 электроны инжектируются с ниж- ней поверхности по 3 икремнневых областей 9, туннелируют через Второй диэлектрический слой 8 и удаляются через области 5, 12 В результате .этого пороговые напряжения запоминающихтранзисторов становятся отрицательными, что эквивалентно единичному про водящему состоянию в режиме считыва" ния информации.3 режиме программирования информа" ции на Выбранную адресную поликремпиевую шину и выбранные разрядные диффузионные шины подают высокое положительное импульсное напряжение(12 В, 1 мс), На соседние разрядныедиффузионные шины и остальные адресные шниы подают нулевое напряжение,на остальные разрядные диффузнопные - .ацпь - низкое положительное напряжение. При протекании тока через открытые Выбранные запоминающие транзисторы и адресные ИДП-транзисторы эасчет высокой напряженности стоковогоэлектрического поля выбранных запоминающих транзисторов "горячие" электроны инжектируются из каналов этихтранзисторов, захватываются поликремниевыми областями 9, что приводит кувеличению их пороговых напряженийЭто эквивалентно нулевому непроводящему состояниео и режиме считыванияинформации,Состоянии остальных невыбранныхэапомеееающих транзисторов сохранепотся неизменными из-за нулевого наприженил на адресных поликремниевых шенах или низкого напряжения на разрядных диффузионных шинах,. в результатечего отсутствует инжекции "горячих".электронов в нх каналах.3 режиме считывания информации иа;адресные поликремниевые шины и разрядные диффузионные шины подают бо5 16429886 лее низкое (5 В) напряжение относи-тельно полупроводниконой подложки 1, чем при программировании инфориацииеЧерез выбранные запоминающие транзисторы ток не протекает (протекает), если они находятся в нулевом (единичном) состоянии, Через невыбранные за" поминающие транзисторы ток не протекает. Формула изобретения 1.Элемент памяти для постоянного запоминающего устройства, содержащий полупроводниковую подложку перного типа .проводимости, первую и вторую диффузионные области второго типа проводимости, расположенные в при поверхностном слое полупронодниконой подложки, первый диэлектрический слой, расположенный на поверхности полупроводниковой подложки над первой и второй диффузионными областями, 25 третью диффузионную область первого типа проводимости, расположенную в приповерхностном слое полупроводниковой подложки между первой и второй диффузионными областями, второй диэлектрический слой, расположенный на поверхности .полупроводниковойподложки над третьей диффузионной областью, проводящую область, расположенную на поверхностях первого35 и второго диэлектрических слоев, тре- тий диэлектрический слой, расположенный .на понер 1 сности полупроводниковой подложки над третьей диффузионной областью и поверхности проводящей40 области, проводящий слой, расположенный на поверхности третьего диэлектри ческого слоя, о т л и ч а ю щ и й с я тем, что, с целью увеличения количе-. ства циклов перепрограммирования эле мента памяти, он содержит четвертую и пятую диффузионные области второго типа проводимости, расположенные вприповерхностном слое полупроводни- ковой подложки между первой и третьей 5 О диффузионными областями и второй и третьей дифФузионными областями соответственно с примыканием к их краям, первую изолирующую область, расположенную на поверхности полупроноднико 55 вой подложки над перной и четвертой диффузионными областями с примыканием к краям первого и второго диэлектрических слоев, нторую изолирующую об ласть, расположенную а поверхностиполупроводниковой подложки над второйи пятой диффузионными областями с при"мыканием к краям первого и третьегодиэлектрических слоев, при этом второй диэлектрический спой расположенс перекрытием края четвертой диффуэиционной области, а проводящая область"йа поверхности первой изолирующейобласти. 2.Элемент памяти по и,1, о т л и -ч а ю щ и й с я тем, что первая ивторая изолирующие области вь 1 полненыиз поликремния, фосфоросиликатногостекла, боросиликатного стекла илиазотнозакисного окисла. 1 З.Способ изготовления элемента памяти. для постоянного запоминающего устройства, включающий последовательное нанесение на поверхность полупроводниковой подложки слоев двуокиси кремния, нитрида кремния, фоторезис-та, образующих маску, удаление слоя фоторезиста маски, формирование первой и второй диффузионных областей селективным легрованем по маске, формирование., первого диэлектрического слоя селективным окислением по маске, последовательное удаление слоев нитрида кремния и двуокиси кремния маски, формироваше третьей дйффузнонной области, нанесение второго диэлектрическогослоя, проводящей области из легированного полнкремния, третьего диэлектрического слоя, проводящего слоя иэ легированного поли- кремния, о т л и ч а ю щ и й с я . тем, что после нанесения слоя двуокиси кремния маски на него наносят первый изолирующий слой, перед формированием первой и второй диффузионных областей Формируют четвертую и пятую диффузионные области легированием по маске, удаляют слой Фоторезиста маски, наносят второй изолирующий слой, Формируют из него первую и вторую изолирующие области, а перед удалением слоя двуокиси кремния маски удаляют цервый изолирующий слой маски,4,Способ яо п,Э; о т л н ч а ющ и Й с я тем, что первый изолирующий слой эиполиен из поликремння, Фосфоросиликатяого стекла, боросиликатного атекпв йля азотнозакисного окисла,