Усилитель считывания

О П И С А Н И Е ( )938336ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сею з СоватсиихСфциапистичесиихРеспублик(51) М. Кл. Я 11 С 7/00 3 Ьдударстеаецй квмитет ИФР дд дедам изаврвтеиий и открытий(72) Авторы изобретения Э. Р. Караханян и В. О, Колбасов Московский интут электронного машиностроеттия(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ 1Изобретение относится к вычислителБ, ной технике и может быть использованодля создания запоминающих устройств наМДП-транзисторах и ПЗС.Известны усилители считывания, пред 5назначенные для считывания информациииз накопителей, выполненных на однотранзисторных запоминающих элементах,работающие от предварительного зарядачисловых шин и содержащие информационные транзисторы и транзисторы связи .13.Однако эти усилители рассеивают боль шую мощность, так как в процессе работычерез транзистор связи и информационный 5транзистор, подключенный к узлу, в котором формируется уровень логического"0", протекает сквозной ток,Наиболее близким к предлагаемому потехнической сущности является усилитель,20содержащий транзисторы связи, затворыкоторых подключены к первой тактовойшине, исток первого из которых соединенсо стоком первого разрядного транзистора и затвором первого управляющего транзистора, исток второго транзистора связисо стоком второго транзистора ращяда и затвором второго управляющего.транзистора, стоки управляющих транзисторов пццключены к второй тактовой шине, исток первого управляющего транзистора соединен со стоком первого, затвором второго нагрузочных транзисторов и с затвором второго транзистора разряда, исток второго управ- ляюшего транзистора соединен со стокомгвторого затвором первого нагрузочных транзисторов и с затвором первого транзистора разряда, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины 2.Данный усилитель считывания работает от предварительного разряда числовых шин, обладает высокой чувствительностью, высоким быстродействием и малым потреблением мощности.Однако при работе усилителя считывания с предварительно разряженными диффузионными числовыми шинами для полу чения одинакового по величине сигналана них, при доступе в ячейку памяти,требуется большая площадь ячейки, чемпрн идентичных условиях при работе отпредварительного заряда числовых шин,Кроме того, при сопряжении усилителя считывания с шинами функциональныхустройств ЗУ предварительный заряд позволяет производить неразрушающее считывание логической "1". ОЦель изобретения - повышение степениинтеграции ЗУ,Указанная цель достигается тем что, в предлагаемом усилитель считывания,содержащий транзисторы евязи, затворыкоторых подключены к первой тактовойшине, исток первого из которых соединен, со стоком первого разрядного транзистора и затвором первого управляющеготранзистора, исток второго трайзистора Олсвязи - со стоком второго транзистораразряда и затвором второго управляющего транзистора, стоки управляющих транзисторов подключены к второй тактовойшине, исток первого управляющего транзистора соединен со стоком первого, затворомвторого нагрузочных транзисторов и с затвором второго транзистора разряда, истоквторого управляющего транзистора соединен со стоком второго, затвором первогонагрузочных транзисторов и с затворомпервого транзистора разряда, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины, стокитранзисторов связи усилителя подключены35к соответствующим числовым шинам, а истоки разрядных транзисторов подключенык шине нулевого потенциала.На фиг. 1 представлена принципиальная схема усилителя считывания; на4 афиг, 2 - временная диаграмма работыусилителя,Усилитель считывания состоит изпервого транзистора 1 связи, сток которого подключен к числовой шине 2, затвор - к тактовой шине 3, исток - к сто 45ку первого транзистора 4 разряда и затвору первого управляющего транзистораф 5; из второго транзистора 6 связи, стоккоторого подключен к числовой шине 7,затвор - к первой тактовой шине 3, ис 50ток - к второму транзистору 8 разрядафи к затвору второго управляющего транзистора 9; из управляющего транзистора 5, сток которого подключен к второйтактовой шине 10, затвор соединен с 55истоком первого транзистора 1 связи нстоком первого транзистора 4 разряда,исток объединен с затвором второго тран 16 4зистора 8 разряда, стоком первого 11 и затвором второго 12 нагрузочных транзисторов; из управляющего транзистора 9, сток которого подключен к второй тактовой шине 10, затвор соединен с истоком второго транзистора 6 связи и стоком второго транзистора 8 разряда, исток объединен с затвором первого транзистора 4, стоком второго 12 и затвором первого 11 нагрузочных транзисторов; из нагрузочного транзистора 11, сток которого соединен с истоком первого управляющего транзистора 5, с затворами второго транзистора 8 разряда и второго управляющего транзистора 9, затвор объединен с истоком второго управляющего транзистора 9, истоком второго нагрузочного транзистора 12, затвором первого транзистора 4 разряда, исток прикреплен к шине 13 нулевого потенциала; из нагрузочного транзистора 12, сток которого соединен с истоком второго управляющего транзистора 9, затворами первого трюавистора 4 разряда и первого нагруэочного транзистора 1 1, затвор объединен с иетоком первого управляющего транзистора 5, стоком первого нагрузочного транзистора 11, затвором второго транзистора 8 разряда 8, исток подключен к шине 13 нулевого потенциала транзистора 4 разряда, сток которого подключен к истоку первого транзистора 1 связи, затвору первого управляющего транзистора 5, затвор соединен с истоком второго управляющего транзистора 9, стоком второго 12 и затвором первого 11 нагрузочных транзисторов, исток подключен к шине 13 нулевого потенциала; из транзистора 8 разряда, сток которого подключен к истоку транзистора 6 связи, и затвору управляющего транзистора 9, затвор соединен с истоком первого управляющего транзистора 5, стоком первого 11 и затвором второго 12 нагрузочных транзисторов, исток подключен к шине нулевого 13 потенциала.Предлагаемый усилитель считывания работает следующим образом.В исходном состоянии (до момента времени СО) напряжение на первой тактовой шине ЗО =Е,.Транзисторы 1 и 6 связи открыты и напряжение на числовой шине 2 и затворе управляющего транзистора 5 равно 01, а на числовой шине 7 и затворе второго управляющего транзистора 9 равно О ., = О- Ь ( 5 - период напряжения, получаемый в процессе формирования считываемого из информационного узла сигнала). Управляющие тран5 9383 зисторы 5 и 9 открыты, напряжение на второй тактовой шине 10 О, = О, следовательно, напряжение на истоке управляющих транзисторов, затворах транзисторов разряда и нагрузочных транзисторов рав- З ны 0 и они закрыты.С момента времени10 = О, а 0 высокое. Транзисторы 1 и 6 связи закрйты и отсекают большие емкости числовых шин 2 и 7, а напряжение на затворах 1 О транзисторов 4 и 8 разряда и нагрузочных транзисторов 11 и 12 начинает возрастать, и в момент времени 1 открывается один из транзисторов разряда, в зависимости от исходной информации на 5 затворах управляющих транзисторов в данном случае транзистор 8). Напряжьние на затворе и истоке управляющего транзистора 9 разряжается до О, а на затворе и истоке Управляющего транэис О тора 5 высокое.Таким об 5 азом, использование затворов управляющих транзисторов в качестве входов. усилителя считывания позволяет использовать предварительный заряд 2 З числовых шин и, тем самым, повысить степень интеграции ЗУ при использовании диффузионных числовых шин. формула изобретенияЗОУсилитель считывания, содержащий трайзисторы связи, затворы которых под 16 6ключены к первой тактовой шине, истокпервого из которых соединен со стокомпервого разрядного транзистора и затвором первого управляющего транзистора,исток второго транзистора связи - состоком второго транзистора разряда изатвором второго управляющего транзистора, стоки управляющих транзисторовподключены к второй тактовой шине,исток первого управляющего транзисторасоединен со стоком первого, затворомвторого нагрузочных транзисторов и сзатвором второго транзистора разряда,исток второго управляющего транзисторасоединен со стоком второго, затворомпервого нагрузочных транзисторов и сзатвором первого транзистора разряда,истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовыешины, отличающийсятем, что, с целью повышения степениинтеграции, стоки транзисторов связиподключены к соответствующим числовымшинам, а истоки разрядных транзисторовподключены к шине нулевого. потенциала.Источники информации,принятые во внимание при экспертизе1. "Электроника", 1973, % 19,с. 43-51.2. Авторское свидетельство СССРпо заявке М 2784467/18-24,кл. С 11 С 7/ОО, 26,07.79 (прототип).