Логический элемент на биполярных и моп-транзисторах

(19) И АВТОРСКОМ ИДЕТЕЛЬСТВ ние обла входной щения ко ров. Вв включен рахЗи 4 кл, Н 03 К 19/08,СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОСУДАРСТВЕ ННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ПИСАНИЕ ИЗО(56) Заявка ЕПВ ЬЬ 0209805опублик, 28.01.87,(57) Изобретение относиттехнике и может. быть испровых схемах. Цель изобре МЕНТ НА БИПОСТОРАХ ся к импульсной ользовано в цифтения - расшире 51)5 Н 03 К 19/О сти применения путем уменьшения емкости устройства за счет сокраличества входных МОП-транзистоедение транзистора 6 в диодном ии и отражателя тока на транзистопозволяет гарантированно удержизистор 5 в закрытом состоянии при транзисторе 1 и открытом транзиПри открытом транзисторе 1 и заранзисторе 2 практически весь ток анзистора 1 поступает в базу тран, поэтому нагрузочная способтройства не снижается. 1 ил. вать тран закрытом сторе 2, крытом т стока тр зистора ность ус40 45 50 55 Изобретение относится к импульсной технике и может быть использовано в цифровых схемах. Цель изобретения - расширение области применения путем уменьшения входной емкости устройства за счет сокращения количества входных МОП-транзисторов. На чертеже представлена электрическая схема устройства. Логический элемент содержит первый 1-р-канальный МОП-транзистор, второй 2, третий 3, четвертый 4 и-канальные МОП-транзисторы, первый 5, второй диодно-включенный) 6 биполярные п-р-п-транзисторы, входную шину 7, шину 8 питания, общую шину 9, выходную шину 10,Входная шина 7 соединена с затворами транзисторов 1 и 2, Исток транзистора 1, коллекторы транзисторов 5 и 6 соединены с шиной 8 питания. Сток транзистора 1 соединен с базой транзистора 5 и выходом отражателя тока на транзисторах 3 и 4. Эмиттер транзистора 5, общий вывод отражателя тока (истоки транзисторов 3 и 4), ,сток транзистора 2 подключены к выходной шине 10. Исток транзистора 2 соединен с общей шиной 9, а объединенные база-эмиттер транзистора 6 - с входом отражателя тока.Логический элемент работает следующим образом.В исходном состоянии при подаче на входную шину 7 высокого потенциала логической "1" транзистор закрыт, транзистор 2 открыт, на выходной шине 10 сформируется низкий потенциал логического "О". близкий к потенциалу общей шины, При этом разность потенциалов на участке база - коллектор транзистора 5 достигает максимальной величины, которая приблизительно равна величине напряжения источника питания, Примерно этой же величине равна и разность потенциалов на участке коллектор - база транзистора 6, Если транзисторы 5 и 6 конструктивно одинаковы (что легко осуществимо при интегральном исполнении), то и токи утечки этих транзисторов приблизительно равны. Ток утечки на участке коллектор - база транзистора 6 через отражатель тока на транзисторах 3 и 4 сформирует ток стока транзистора 4, Если при этом крутизна характеристики транзистора 4 больше крутизны характеристики транзистора 3, то ток" стока транзистора 4 будетравен току утечки на участке коллектор-база транзистора 5, а величина падения напря 5 10 15 20 25 30 35 жения на участке сток - исток транзистора 4 будет меньше величины падения напряжения на участке сток - исток транзистора 3.Если пороговое напряжение отпирания КМОП-транзисторов в данном случае находится примерно на том же уровне, что и величина падения напряжения на прямо- смещенном переходе база - эмиттер транзистора 5, то величина падения напряжения на участке сток - исток транзистора 4 будет меньше величины напряжения отпирания перехода база - эмиттер транзистора 5, т,е. транзистор 5 будет закрыт. Таким образом, наличие транзистора 6 с отражателем тока на транзисторах 3 и 4 позволяет гарантированно удерживать транзистор 5 в закрытом состоянии при закрытом 1 и открытом 2 транзисторах.При подаче на входную шину 7 низкого потенциала логического "О" транзистор 2 запирается, транзистор 1 отпирается, открывается переход база эмиттер транзистора 5, который начинает работать в режиме усиления тока, уменьшая выходное сопротивление открытого транзистора 1 вР раз(В - коэффициент усиления потоку транзистора 5), Поскольку при этом разность потенциалов на участке коллектор - база транзисторов 5 и 6 минимальна, то и токи утечки этих транзисторов либо равны нулю, либо минимальны. Тогда практически весь ток стока транзистора 1 поступает в базу транзистора 5, поэтому нагрузочная способность устройства будет достаточно высокой. Формула изобретения Логический элемент на биполярных и МОП-транзисторах, содержащий первый и второй МОП-транзисторы, затворы которых являются входам схемы, истоки подключены соответствено к шине питания и к общей шине, сток первого МОП-транзистора соединен с базой первого биполярного транзистора, коллектор которого подключен к шине питания, а эмиттер к выходу схемы, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения путем уменьшения входной емкости, в него введены второй биполярный транзистор в диодном включении и отражатель тока, выполненный на третьем и четвертом МОП- гранзистооах, при этом коллектор второго биполярного транзистора подключен к шине питания, а база и эмиттер подключены к входу отражателя тока, выход которого соединен со стоком первого МОП-транзистора, а общий вывод - с выходом схемы и стоком второго МОП-транзистора, причем первый МОП-транэистор - одного типа про1598156 Составитель А.ЦехановскийРедактор В.Бугренкова Техред М.Моргентал Корректор С.Шекмар Заказ 3070 Тираж 661 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 водимости, второй, третий, четвертый МОП- транзисторы - другого типа проводимости,первый и второй биполярные транзисторы -одного типа проводимости