Ассоциативное запоминающее устройство с многоформатным доступом к данным

)5 6 11 С 15/О И Т К АВТОР У СВИДЕТЕЛЬСТВ ГОСУДАРСТВЕН 1 ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И(71) Специальное конструкторское бюро(57) Изобретение относится к вычислительной технике, а именно к разделам ассоциативных запоминающих устройств иопераций над матрицами, и может быть использовано в системах цифровой обработкимассивов факсимильных данных, а также вассоциативных вычислительных системах,томографах, автоматизированных рабочих Изобретение относится к вычислительной технике, а именно к разделам ассоциативных запоминающих устройств и операций над матрицами и может быть использовано в системах цифровой обработки массивов факсимильных данных, а также в ассоциативных вычислительных системах, томографах, автоматизированных рабочих местах, имеющих развитую аппаратуру отображения информации.Целью изобретения является расширение области применения ассоциативного запоминающего устройства за счет воэможности многоформатного доступа к проиэместах, имеющих развитую аппаратуру отображения информации, Целью изобретения является расширение области применения устройства эа счет возможности доступа к произвольно расположенным ЧЧ-разрядным фрагментам слов в столбце и в строке. Поставленная цель достигается введением в устройство блока формирователей адресов строк, формирователя кода циклического сдвига, блока циклического сдвига- распределения импульсов и блока формирователей адресов слов в строке. Для осуществления многоформатного доступа к данным, включающего в себя размещение элементов любого ЧЧ-разрядного фрагмента строки и столбца матрицы данных в разных ф микросхемах памяти и формирование адреса для каждой микросхемы, сначала формируются адреса для каждой микросхемы отдельно, затем над данными поразрядного фрагмента производится операция циклического сдвига. 1 з. и. ф-лы, 1 ил. СО вольно расположенным ЧЧ-разрядным фраг- в ментам столбцов и строк. ЬЭДля осуществления многоформатного доступа к данным, включающего в себя размещение элементов любого ЧЧ-разрядного ф фрагмента строки и столбца матрицы дан йЮЙ ных в разных микросхемах памяти и формирование адреса для каждой микросхемы памяти при данном размещении элементов, сначала формируются адреса для каждой микросхемы памяти при данном размещении элементов, сначала формируются адреса для каждой микросхемы памяти отдельно с применением арифметических операцийпо модулю И/ над базовым адресом, адресом смещения ЧЧ-разрядного фрагмента относительно базового и номероммикросхемы согласно кодутипа обращений,затем над данными Юl-разрядного фрагмента, полученного в результате обращения кпамяти при чтении или иэ шины данных призаписи, производится операция циклического сдвига для приведения к однозначному соответствию между элементами 10массива данных, номерами микросхем и адресами в них согласно местоположению ЧЧразрядного фрагмента в массиве данныхзанесение модифицированного ЧЧ-разрядного фрагмента в шину данных при чтении 15или в блок памяти при записи. Причем каждый элемент массива данных с координатами 1, 1, а, где Х - адрес строки массиваданных,(О 11 - 1); 201 - адрес слова в строке(0 11 - 1);а - параметр смещения, равный адресубита е слове (ОаИН), размещают вмикросхеме, номер которой и определяетсяпо формуле 25и=воблХ+ й ,где аобу - значение выражения в скобках, взятое по модулю числа И/,Формирование адреса строки АЬ длямикросхемы с номером и - при обращении 30к произвольно расположенному в массиведанных ЧЧ-разрядному фрагменту столбцапроизводится по формулееЬ- ф 6 д ц.+ ф 6 ф-ги+ -1где 1 - адрес строки верхнего бита;И/ - разрядного фрагмента столбца, и риэтом0 С 1=1 - Ю;а - адрес верхнего бита Ю-разрядного 40фрагмента столбца в слове относительнотрадиционного способа адресации, приэтомО а ЧЧ - 1;ц,ч - целая часть выражения, заключенного в скобках, 451 при ивобью+ а;3 0 при и аобф(Ф+ аа формирование адреса слова Ац в строкес адресом Аь при обращении к фрагментустолбца для всех микросхем памяти одинакоео и адрес равен 1, где 011-1, приэтом приведение к однозначному соответствию между элементами массива данных иномерами микросхем памяти при записиобеспечивается посредством циклического 55сдвига на количество разрядов г, вычисляемое по формулег=аоМ+а,а при чтении - по формулег-чч- бее+ .Формирование адреса Ап слова в строке для микросхемы с номером п при обращении к произвольно расположенному в массиве данных ЧЧ-разрядному фрагменту строки производится по формуле Аь= + с 1,1 при аобв(1 и аобвИ+ а где Я при иаобрф+ а0 при паобаЩ;1 - адрес левого бита ЧЧ-разрядного фрагмента строки в слове относительно традиционного способа адресации, при этом 0 а 5 Ю;1- адрес строки, при этом 0 (1-1, а формирование адреса строки Аь для всех микросхем памяти одинаково и адрес равен Х, где 0 5 Ы 1-1. При этом приведение к однозначному соответствию между элементами массива данных и номерами микросхем памяти при записи обеспечивается посредством циклического сдвига на количество разрядов г, вычисляемое по формуле г=аобаЯ+а, а при чтении - по формуле г=ЧЧ - аобн(1+а, На чертеже показана блок-схема ассоциативного запоминающего устройства, реализующего многоформатный доступ к д,энным,Ассоциативное запоминающее устройство с многоформатным доступом к данным содержит регистр типа обращений 1, блок памяти 2, регистр данных 3, блок формирователей адресов строк 4, формирователь кода циклического сдвига 5, блок циклического сдвига б, распределитель импульсов 7, группу входов 8 регистра типа обращений к данным, адресные входы 9, тактовый вход 10 устройства, вход задания режима записи-чтения устройства 11, двунаправленную ЧЧ-разрядную шину данных 12 и блок 13 формирователей адресов слое в строке.Группы входов 8 регистра типа обращений 1 являются информационными входами устройства, выходы регистра типа обращений 1 являются информационными входами устройства, выходы регистра типа обращений 1 соединены с первой группой управляющих входов блока формирователей адресов строк 4 и с первой группой управляющих входов формирователя кода циклического сдвига 5, управляющие входы второй группы которого являются адресными входами устройства 9 и подключены ко второй группе входов блока формирователей адресов строк 4, первый вход распределителя импульсов 7 является тактовым входом 10 устройства, второй вход распре 16848125 10 15 20 25 30 35 40 45 50 55 делителя импульсов соединен с входом задания режима формирователя кода циклического сдвига 5 и является входом записи/чтения 11 устройства, выходы распределителя импульсов 7 соединены соответственно с входом задания режима блока памяти 2, первым управляющим входом блока циклического сдвига 6 и управляющим входом регистра данных 3, входы-выходы первой группы которого являются информационными входами-выходами данных устройства 12, выход формирователя кода циклического сдвига 5 соединен со вторым управляющим входом блока циклического сдвига 6, входы-выходы данных первой группы которого соединены с соответствующими входами-выходами блока памяти 2, адресные входы первой группы которого соединены с выходами блока формирователей адресов строк 4, входы-выходы данных второй группы блока циклического сдвига 6 соединены соответственно с входами-выходами второй группы регистра данных 3, управляющие входы первой группы блока формирователей адресов слов в строке 13 подключены к соответствующим выходам регистра типа обращений 1, управляющие входы второй группы блока формирователей адресов слов в строке 13 являются группой адресных входов устройства, выходы блока формирователей адресов слов в строке 13 соединены с адресными входами второй группы блока памяти 2. Осуществление многоформатного доступа к данным обеспечивается ассоциативным запоминающим устройством следующим образом.На адресную шину 9 устройства подается базовый адрес, в котором располагается левый или верхний бит Ю-разрядного фрагмента строки или столбца двумерногох(1 х хИ/) бинарного массива данных. В регистр типа обращений 1 заносится адрес гп левого или верхнего бита И/-разрядного фрагмента строки или столбца относительно традиционного метода адресации к Ю-разрядным словам и код типа обращения строка/столбец. По этим адресам формирователь кода циклического сдвига 5 выдает в блок циклического сдвига 6 в режиме чтения количество разрядов 2, на которое необходимо циклически сдвинуть полученные в результате обращения к блоку памяти 2.Согласно кода типа обращения, записанного в регистр типа обращений 1, и адресов в блоке формирователей адресов строк 4 при обращении кфрагментустолбца для каждой одноразрядной микросхемы памяти с номером п(0п И/-1) с адресным пространствомх блока памяти 3 формируется и поступает свой адрес строки Аь.Согласно кода, записанного в регистр типа обращений 1, и адресов в блоке формирования адресов слов 13 при обращении к фрагменту строки для каждой одноразрядной микросхемы памяти с номером и регистра 3 формируется и подается свой адрес слова АЬ, а при обращении к фрагменту столбца для каждой микросхемы памяти адрес слова в строке одинаков и равен Аь=1.При поступлении сигнала "Запись" распределитель импульсов 7 воспринимает импульсы тактового входа устройства 10, формирует временные диаграммы, необходимые для осуществления последовательностей операции доступа к блоку памяти 2. При записи входные Я-разрядные данные сначала записываются в регистр данных 3, затем над полученными данными производится операция циклического сдвига в блоке циклического сдвига 6 на количество разрядов, вычисленное в формирователе кода циклического сдвига 5, и далее модифицированные данные записываются в блок памяти 2 по адресам, поступающим иэ блоков формирователей адресов 4 и 13,При поступлении сигнала "Чтение" распределитель импульсов 7, воспринимая импульсы с тактового входа устройства 10, формирует временные диаграммы, необходимые для осуществления последовательностей операций доступа к блоку памяти 2 при чтении в соответствии с выбранной элементной базой, при этом из блока памяти 2 по адресам, сформированным в блоках формирователей адресов 4 и 13, выбирается И/-разрядная информация, над которой и роизводится операция циклического сдвига в блоке 6 на количество разрядов, вычисленное в формирователе кода циклического сдвига 5, и полученный таким образом И/- разрядный фрагмент массива заносится в регистр данных 3.Формула изобретения 1. Ассоциативное запоминающее устройство с многоформатным доступом к данным, содержащее регистр типа обращений, блок памяти и регистр данных, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устройства за счет возможности доступа к произвольно расположенным Ю-разрядным фрагментам слов в столбце, в него введены блок формирователей адресов строк, формирователь кода циклического сдвига, блок циклического сдвига и распределитель импульсов, причем входы группы регистра типа обращений являются информационными входами устройства, вы1684812 итель В.фокинМ.Моргентал орректор В,Гирн едэкт аме нская аз 3509 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ113035, Москва, Ж, Раушская наб., 4/5 о-издэтельскиЯ комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Проиэво ходы регистра типа обращений соединены с первой группоЯ управляющих входов блока формирователей адресов строк и с управляющими входами первоЯ группы формирователя кода циклического сдвига, управляющие входы второЯ группы которого являются адресными входами первой группы устройства и подключены к входам группы блока формирователеЯ адресов строк, первый вход распределителя импульсов является тактовым входом устройства, второЯ вход распределителя импульсов соединен с входом задания режима формирователя кода циклического сдвига и является входом записи/чтения устройства, выходы распределителя импульсов соединены соответственно с входом задания режима блока памяти, первым управляющим входом блока циклического сдвига и управляющим входом регистра данных, входы-выходы первой группы которого являются информационными входами-выходами данных устроЯства, выход формирователя кода циклического сдвига соединен со вторым управляющим входом блока циклического сдвига, входывыходы данных первой группы которого соединены с соответствующими входами-выходами блока памяти, адресные входы первой группы которого соединены с 5 выходами блока формирователей адресовстрок, входы-выходы данных второй группы блока циклического сдвига соединены соответственно с входами-выходами второй группы регистра данных.10 2, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения устройства за счет возможности доступа к произвольно расположенным 15 Ю-разрядным фрагментам слов в строке, внего введен блок формирователей адресов слов в строке, управляющие входы первоЯ группы которого подключены.к соответствующим выходам регистра типа обращений, 20 управляющие входы второй группы блокаформирователей адресов слов в строке являются адресными входами устройства, выходы блока формирователеЯ адресов слов в строке соединены с адресными входами 25 второй группы блока памяти.