Устройство обнаружения смены адресного сигнала в интегральном исполнении на моп-транзисторах

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 01) К 5 15 51) 4 О САНИЕ ИЗОБРЕТЕОРСКОМУ СВИДЕТЕЛЬСТВУ К 6 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙИ ОТКРЫТИЙ(54) УСТРОЙСТВО ОБНАРУЖЕНИЯ СМЕНЫАДРЕСНОГО СИГНАЛА В ИНТЕГРАЛЬНОМИСПОЛНЕНИИ НА МОП-ТРАНЗИСТОРАХ(57) Устройство может быть использовано в импульсной и в цифровой, вычислительной технике. Цель изобретения . - расширение функционадьныхвоэможностей путем формирования импульсного сигнала при произвольной. смене входной информации, уменьшение потребляемой мощности, уменьшение массо-габаритных показателей путем введения повторителей прямого и инверсного входных сигналов и двух транзисторов с соответствующими, связями между ними. Устройство содержит истоковые повторители прямо го и инверсного сигналов на повторяющем и ключевом транзисторах 1 и 2, 3 и 4 соответственно, первую и вторую цепочки из последовательно соединенных транзисторов (ТР) 5 и 7 и 8 соответственно, дополнитель-. ные ТР 10 н 11, инвертор на ТР 12 и 13. Стоки ТР 5 и 7 соединены с истоком нагрузочного ТР 9 в точкес 14, Устройство является пороговымформирователем импульсного сигнала, который формируется при любых длительностях фронтов входных сигна-. лов. Работа устройства поясняется временными диаграммами приведенными в описании изобретения. 2 ил.Устройство относится к импульсной технике .и может быть использовано в цифровой вычислительной технике.Цель изобретения в .расширение функциональных возможностей путем. формирования импульсного сигнала при произвольной смене входной ин,формации, уменьшение потребляемой мощности, уменьшение массогабаритных показателей за счет введения повторителей прямого и инверсного входных сигналов и двух транзисторов с соответствующими связями между ними. На фиг. 1 изображено устройствообнаружения смены адресного сигналав интегральном. исполнении на ИОП- .транзисторах; на фиг. 2 - временныедиаграммы работы устройства. 1 О 15 Устройство содержит истоковый повторитель прямого сигнала на повторяющем и ключевом транзисторах 1 и 2, истоковый повторитель инверсного 25 сигнала на повторяющем и ключевом транзисторах 3 и 4 , первую цепочку последовательно соединенных первого .и второго транзисторов 5 и б, вторую цепочку последовательно соединенных 30 первого и второго транзисторов 7 и 8, .нагрузочного транзистора 9, третьего и,четвертого транзисторов 10 и11, инвертора на транзисторах 12,.и13, Стоки транзисторов 5 и 7 соединены с истоком нагрузочного транзистора 9 в точке 14, в эту же точку подключен вход инвертора - затвор транзистора 13. Истоки транзисторов . 6 и,8 соединены с общей шиной, а их затворы подключены к выходам истоко 40 вых повторителей инверсного и прямого сигналов соответственно в,точках15 и 16, Истоки дополнительных транзисторов 10 и 11 подключены к общим точкам 17 и 18 последовательно сое 45 диненных транзисторов 5 и 6, 7 и 8 , соответственноСтоки транзисторов10 и 11 подключены к шине питания, истоковые повторители прямого (транзисторы 1 и 2) и,инверсного сигналов(транзисторы 3 и 4), инвертор (транзисторы 12 и, 13) включены между шиной питания и общей шиной, выход инвертора подключен к выходной шине в точ- . ке 19, 55Затворы транзисторов 5 и 7 под", , ключены соответственно к входным шиМам инверсного и прямого сигналов в точках 21 и 20. К шине 20 подключены затвор повторяющего транзистора 1 истокового повторителяпрямого сигнала, затвор ключевого транзиетора 4 истокового повторителя инверсного сигнала,и затвор третьего транзистора 10. К шине 21 инверсного сигнала подключены затвор ключевого транзис-, тора 2 - истокового повторителя прямого сигнала, затвор повторяющего транзистора 3 - истокового повторителя инверсного сигнала и затвор четвертого транзистора 11.На временных диаграммах работы устройства (фиг. 2), обозначены потенциалы О, - О, в точках 14-2 1 соответственно.Устройство работает следующим образом.Пусть в исходном состоянии пря.мой сигнал имеет уровень логического 11 И0 , а инверсный сигнал - уровень логической "1", тогда в точке 17 установится низкий уровень напряжения, а в точке 18 - высокий уровень напряжения. При смене адресного сигнала прямой сигнал переходит в состояние логической 1 а инверсный сигнал - в состояние логического "0". При этом истоковый повторитель прямого сигнала переходит в состояние логической "1". Уровень напряжения в точке 16 ниже уровня напряжения прямого сигнала на величину порогового напряжения транзистора 1, Таким образом, напряжение в точке 18 уменьшается после того, как уровень прямого входного сигнала превышает уровень двух пороговых напряжений МОП-транзисторов (момент 1 з )., В исходном состоянии ток нагрузочного транзистора 9 протекает че-. рез первую цепочку последовательно соединенных транзисторов 5 и 6.Размеры транзисторов 9, 5 и б.выбирают так, что в исходном состоянии напряжение в точке 14 ниже порогового напряжения транзистора 13.При переходном процессе напряжение в точке 17 начинает повышаться при превышении уровня прямого входного сигнала уровня порогового на-. пряжения первого транзистора 10 (момент 1 ), что приводит к уменьшению, проводимости транзистора 5. Кроме того, с самого начала переходного процесса (момент , ) транзистор 51249695 3начинает закрываться по затвору, Таким образом, от момента времени 1, до - напряжение в точке 14 начинает возрастать за счет зарядного тока нагрузочного транзистора 9 и уменьшения напряжения на затворе транзистора 5. С момента времени 1й до момента 1 скорость возрастания напряжения в точке 14 увеличивается за счет двух дополнительных про О цессов, в . дополнительного. запирания транзистора 5 по его истоку (точка 17), разряда точки 18 на точку 14 за счет открытия транзистора 7 прямым входным сигналом. 15С момента времени 1 (уровеньздвух пороговых напряжений входного прямого сигнала) начинается понижение напряжения в точке 18 через20 .транзистор 8, Когда напряжение в точке 18 понизится так, что разность напряжений между точками 20 и 18 превысит пороговое напряжение транзистора 7, последний откроется и на25 пряжение в точке 14 начнет понижаться через открытые транзисторы 7 и 8. Размеры транзисторов 7 - 9 выбирают так, что в установившемся состоянии .в точке 14 уровень напряжения не превышает уровень порогового напряжения транзистора 13. Напряжениена выходной шине 19 в целом являетсяинверсным напряжению в точке 14. Инвертор на транзисторах 12 и 13 позволяет подключить к выходной шине 35большую емкостную и токовую нагрузки1выбор соотношения размеров транзисторов инвертора позволяет устанавливать минимальную длительность импульсного сигнала на выходной клемме. .При переключении инверсного входного сигнала в состояние логической 1 а прямого входного сигнала - в состояние логического "0" процессы, происходящие в точках 16, 15, 17, 18, 45аналогичны описанным процессам в точках 15, 16, 18, 17 соответственно, работа истоковых повторителей прямого, инверсного сигналов, первой и второй цепочек, .третьего и четвертого 50 транзисторов аналогичны описанной работе исфоковых повторителей инверсного, прямого сигналов, второй и первой цепочек транзисторов,. третьего и.четвертого транзисторов соответст венно.Таким образом, при любом изменении адресных сигналов происходит вы 4работка импульсного .сигнала и егоформирование не связано с наличиемдругих сигналов.Работа предлагаемого устройстване связана с процессами заряда иразряда и возникновением задержек в,.этих процессах. Единственным условием работы устройства является то,что уровни логического 0 входныхсигналов меньше порогового напряжения транзисторов, а уровни логической "1" превышают уровень двух пороговых напряжений. Последнее выполняется в ИС, реализованных наМОП-транзисторах и совместимых с.ТТЛ ИС,Таким образом, предлагаемое устройство является пороговым формирователем импульсного сигнала и импульсный сигнал формируется при любых длительностях фронтов входныхсигналов.Все вновь вводимые элементы неприводят к изменению тока потребления элементов, входящих в общую частьизвестного и предлагаемого устройств,количество вводимых элементов меньше,чем количество элементов в известномустройстве. При этом для работы пред-лагаемого устройства не требуетсяналичие других устройств (в известном - регистр 40)Таким образом, в предлагаемом уст- .ройстве расширяются функциональные,возможности за счет формирования импульсного сигнала при асинхронной(не связанной с тактирующими сигналами) смене информации. Преимущества предлагаемого устройства по сравнению с известнымзаключаются в формировании импульсного сигнала при произвольной смене входных адресных сигналов уменьшенном потреблении тока, кроме того для работы устройства не требуетсяналичие других дополнительных и синхронизирующих устройств. Формула изобретения Устройство обнаружения смены адресного сигнала в интегральном исполнении на МОП-транзисторах, содержащее инвертор, нагрузочный транзистор, первую и вторую цепочки, причем каждая цепочка состоит из последовательно соединенных первого и второго транзисторов, стоки первых транзисторов цепочек подключены к истоку и затвору нагрузочного транзистора и к входу инвертора, сток нагрузочного транзистора подключен к шине питания, инвертор включен между шиной питания и общей шиной, а выход инвертора подключен к выходной шине, затворы первыхтранзисторов первой и второй цепочек подключены к входным шинам инверсного и прямого сигналов соответственно, о т л и ч а ю щ е е с я тем, что, с целью расширения его функциональных возможностей путем формирования импульсного сигнала при произвольной смене входной информации, уменьшения потребляемой мощнос.ти, уменьшения массогабаритных показателей, в него введены третий и четвертый транзисторы, включенные между шиной питания и точками соединения и стока первого и стока второго транзисторов в первой и второйРцепочках соответственно., истоковые 1 Составитель Р.Романовскактор Н.Марголина Техред Л.Олейник Корректор Е. Сирохм 38/58 ТиВНИИПИ Государпо делам изо 113035, Москва,аж 816.твенного комитета СССретений и открытийЖ, Раушская наб.,Заказ одписн роектная, 4 ское предприятие, г. Ужгоро Производственно-полигра 49695 Ьповторители прямого и инверсногосигналов, включенные. каждый междушиной питания и общей шиной и состоящие из последовательно включенных повторяющего и ключевого транзисторов, причем затвор ключевоготранзистора истокового повторителяинверсного сигнала, затвор повторяющего транзистора истокового повто- .10 рителя прямаго сигнала и затвортретьего транзистора. подключены квходной шине прямого сигнала, затворповторяющего транзистора истоковогоповторителя инверсногосигнала,затвор 15 ключевого транзистораистокового пов-.торителя прямогосигнала изатвор четвертого транзистора подключены квходной шине инверсного. сигнала,затворы вторых транзисторов первойи второй цепочек подключены к выходамистоковых повторителей инверсного и .прямого сигналов, соответственно,причем истоки этих транзисторов соединены с общей шиной.