Аналоговое множительное устройство

О П И С А Н И Е ц 613333ИЗОБР ЕТЕ Н И ЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сова Советских Социалистических Республик(61) Дополнптельнсе к авт. свид 51) М.1 М.-" б 06 6 7;161 аявлено 22. с присоединением заявки М -Государственный комитет Совета Министров СССР по делам изобретенийи открытий. Бег 71) Заявитель ьвовский ордена Ленина политехнический институт 54) АНАЛОГОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТ Изобретение относится к ооласти усилительных устройств с нелинейной функциональной характеристикой и может быть использовано в аналоговых вычислительных машинах. 5Одно из известных аналоговых множительных устройств содержит суммирующие операционные усилители и управляемые нелинейные элементы 11.Это устройство имеет сравнительно низку.о 10 точность выполнения операции умножения при больших изменениях величины входных сигналов.Наиболее близким к изобретению является аналоговое множительное устройство, содер жащее первый и второй усилителивходы которых через соответствующие нормирующие резисторы подключены к входам устройства, первый и второй логарифмирующие транзисторы, коллектор каждого из которых соеди нен с входом, а эмиттер с выходом первого и второго усилителей соответственно, суммирующий усилитель, к входу которого через соответствующие масштабирующие резисторы присоединены выходы первого и второго усилителей. Между входом и выходом суммирующего усилителя подключен масштабирующий резистор обратной связивыход суммирующего усилителя через первый операционный резистор присоединен к входу инверти ру:огцего усилителя, выход которого соединен с эмпттером антцлогарифмирующего транзистора, коллектор которого присоединен к входу и через третий нормпрующпй резистор - к выходу выходного усилителя. Между входом и выходом ннвертлрующего усилителя подключен, второй операционный резистор 2.Однако это устройство обладает невысоким динамическим диапазоном входных сигналов вследствие отклонения вольт-амперных характеристик транзисторов от принятых экспоненциального и логарнфмического законов,Цель изобретения - расширение динамического диапазона входных сигналов путем компенсации указанных погрешностей.Поставленная цель достигается тем, что в предлагаемом устройстве базы перьвого и второго логарифмирующих транзисторов подключены к входу инвертирующего усилителя, база антилогарифмпрующего транзистора соединена с входом суммпруюгцего усилителя.На чертеже показана структурная схема предлагаемого аналогового множительного устройства. Устройство содержит первый и второй нормнрующпе резисторы 1 и 2, первый и второй логарифмирующие транзисторы 3 и 4, первый и второй усилители 5 и б, первый и второй масштабирующие резисторы 7 и 8, масштабирующий резистор 9 обратной связи, суммирующий усилитель 10, первый и второй(7) операционные резисторы 11 и 12, инвертирующий усилитель И, антил огарифмир ующий транзистор 14, третий нормирующий резистор 15, выходной усилитель 16, первый и второй входы устройства 17 и 13.Устройство работает следующим образом.С возрастанием, напримервходного сигнала на первом входе устройства 17,начинает возрастать коллекторный ток первого логарифмнру 10 щего транзистора А а Вмсстс с тем начинает сказываться падение напояжения на сопротивлении базовой области этого транзистора, возникающее от протекания тока базы. Это напряжение приводч 1 Т к отклоненгно напряжения перехода аммитер - 1 база перзого логарифмирующего транзистора 3 (равное выходному напряжению, первого усилителя 6) от логар 14 фмической зависимости и является напряжением погрешности. Так как потенциал базы этого транзистора близок к нулю за счет глубокой обратной связи инвертпрующего усилителя 13, то напряжение на зыходе усилителя б можно представить в виде; У, - напряжение на выходе пер,вого усилителя Б;С- - напряжение на переходе эмиттер,в база идеального первого логарифмирующего транзистора д;1 б гб, - ток базы и сопротивление,базовой области первого логарифмирующего транзистора 3 соответственно.По аналогии с выражением (1) выходное напряжение второго усилителя 6 где У, - напряжение на выходе второго усилителя 6;У,б - напряжение на переходе эмиттер в ба идеального второго логарифмирующего транзистора 4;Уб гб, - ток базы и сопротивление базмой области ,второго логарифмирующего транзистора 4 соответственно.Суммирующий усилитель 10 вместе с первым и вторым масштабирующими,резисторами 7 и 8 и масштабирующим резистором 9 обратной связи выполняет функцию сумматара, где происходит сложение выходных токов первого и второго усилителей 5 и 6 и тока базы антилогарифмирующего транзистора 14.Если параметры первого и второго логарифмирующих транзисторов 8 и 4 и антилогарифмирующего транзистора 14 одинаковы, т, е. величины сопротивлений их базовых областей равны между собой, а также при условии равенства величин сопротивлений первого и второго масштабирующих резисторов 7 и 8 и масштабирующего резистора 9 обратной сВязы, выходное напряжение суммирующего усилителя 10 с точностью до знака после Очавидных преобразозаннй равно:5 и,=и.-, (1,б - 1 б,.б+ 1 б,гб+ 1 б, Л, (3) где (lз - выходное напряжение суммирующегоси ч; -е чя 101 О 1 - ток базы антилогарифмирующеготранзистора 14;Я - сопротивление масштабирующегорезистора 9 обратной связи.В инвертирующем усилителе И происхо дит уменьшение выходного, напряжения суммирующего усилителя 10 ровно на величинусоставляющей погрешности 1 бГб + 1 б. б гб с1 б (4)20Иными с.товами, выходное напряжениеинвертирующего усилителя И с точностью дознака где У 4 - напряжение на выходе инвертирующего усилителя 13;Я, - соцротивление первого Операционного резистора 11;Р 2 - сопротивление второго операционного резистора 2.Если выполнить условие, равенства сопротивлений первого и второго операционных резисторов 11 и 12 сопротивлению базовых областей первого, 1 второго логарифмирующих транзисторов 3, 4,и антилогарифмирующего транзистора 14, то подставляя в выражение 15) выражения (3) и (4), получают40 В антилогарифмируощем транзисторе 14с,возрастанием выходного напряжения ин вертирующего усилителя 13 также начинаетсказываться падение напряжения на сопротивлении базовой области, возникающее отпротекания тока базы.Это напряжение приводит к отклонению 50 коллекторного тока антилогарифмирующеготранзнстора 14 от экспоненциальвой зависимости и является напряжением погрещности,Так как потенциал базы антилогарифмирую-.щего транзистора 14 близок к нулю за счет 55 глубокой обратной связи суимирующего усилителя 10, то напрнжение на выходе инвертирующеео усилителя 1 д можно представить: где У - на 1 пряжение,на переходе эмиттер - база идеального антилогарифмнрующего транзистора 14;(8) Составитель О. Отрадновбалова Текред И. Рыбкина Корректор В, Гутэа Редактор Т Под-исиоеСССР квз 338/563НПО Изд А 475 Тираж 841 осударственного комитета Совета Минист по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5п. Харьк, фил, пред. Патент гб, - сопротивление базовой областиантилогарифмирующего транзистора 14.При условии равенства сопротивлений базовых областей первого и второго логарифми рующих транзисторов 8 и 4, антилогарифмиру:ощего транзистора 14 сопротивлению масштабврующего резистора 9 обратной связи, равенство выражений (6) и (7) позволяет получить компенсацию напряжения логреш ности антилогарифмирующего транзистора 14, т. е. Таким образом, у всех трех функциональ ных преобразователей, какими являются два логарифмических и один антилагарифмический, ухбеньшается погрешность от наличия сопротивления базовой области в транзисторах и, следовательно, аналоговое множитель ное усцройство может работать в широком динамическом диапазоне изменения входных сигналов,формула изо 6 р етения25 Аналоговое множительное устройство, содерлсащее первый и второй усилители, входы которых через соответствующие нормирующие резисторы подключены к входам устройства, первый и второй логарифмирующие транзисторы, коллектор каждого из которых соединен с входом, а эмиттер с выходом перьвого и второго усилителей соответственно, суммирующий усилитель, к входу которого через соответствующие масштаоирующие резисторы присоединены выходы первого и второго усилителей, между входом и выходом суммирующего усилителя подключеч масштабирующий резистор обратной связи, выход суммирующего усилителя через первый операционный резистор присоединен к входу инвертирующего усилителя, выход которого соединен с эмиттером антилогарифмцрующего транзистора, коллектор которого присоединен к входу и через третий нормирующий резистор - к выходу выходного усилителя, между входом и выходом инвертирующего усилителя подключен второй операционный резистор, о тл и ч аю щ е е с я тем, что, с целью расширения динамического диапазона входных сигналов, базы первого и второго логарифмирующих транзисторов подключены к входу инвертирующего усилителя, база антилогарифмирующего транзистора соединена со входом суммирующего усилителя. Источники информации, принятые во внимачие при экспертизе изобретения:1. Авторское свидетельство СССР524191, кл, С 06 6 7/16, 1975.2. М. СопК С. СгаЙпг 1 Чо 111 р 11 саог 1 1 опаг 11 гп 1 с 1 рег сасо 1 г 1 пса апа 1 оо 1 са. АНа гепцепга, 1965, . 3.",12, 828 - 831, 6 д, 2.