Преобразователь двоичного кода в двоично-десятичный код

О П Е изоветения Своз СоветскихСоциалистическихРеспублик е) 532857 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 1,"цолнительное к авт. свил ну(". яцлено 23, д д.72(21) 1849518/24(2 Л) Приоритет -Государственный комнтет Саввтв Инннстров СССР па делам нзсбретеннн н аткрытнй45) Дата опубликования описания 31,03. 7(54) ПРЕОЬРАЗОВАТЕЛЬ ДВОИЧНОГО КОДЛ В ДВОИс 1 Н-ЕОИ 1 И й 1Изобретение огносьгся к ьычислигельнойтехнике и предназначено для пр.лобр,зовдния кодов чисел,Известный преобразователи двоичногокода в двоичнс-десятичный, содержащие буферный и сдвиговый регисгры, двоичныесумматоры и логические элеменгы, имеетсложную схему С д ,Наиболее близким по техническому реш.нию к предлагаемому устройству является 1 Опреобразователь двоичного кода в двоичнодесятичный, "одержащий два элемента И,три элемента ИЛИ, чегырехразрядный сумматор и выходной регистр С 2,Недосгатком этого преобразователя яв- цляется низкий коэффициент использованияоборудования.Цель изобретения - увеличение коэффициента использования оборудования,Поставленная цель достигается тем, что 20преобразователь содержит трехразрядныйбуферный регистр, шестиразрядный буферныйрегистр и десять блоков элементов И, причем выходы первого блока элементов И подключены к первым трем входам первого 25 2элемента ИЛИ, входы с четвертого по деватый которого соединены с выходами второ го блока элементов И, управляющие входы которого подключены к первой группе управляющих шин, первая входная информационная шина соединена с первым входом выходного регистра, а входные информационные шины со вгорой о седьмую соединены с соогвегсгвующил 1 и входами второго блока элементов И, десятый вход первого элемента ИЛИ соединен с первым выходом третьего блока элел 1 енгов И, второй и грегий вьеход соединены с первыми входалли вгорого и третьего элементов ИЛИ, соогвегсгвенно информационные входы третьего блока элементов И соединены с восьмой, девятой и десятой входными информационными шинами, одиннадцатый вход первого элемента ИЛИ соединен с первым выходом чегвергого бло ка элементов И, второй и третий выходы когосого соединены со вторыми входами второго и третьего элементов ИЛИ соогвег; ственно, а третьи входы второго и гретьего элементов ИЛИ подключены соответственно к первому и вгорому выходам пятого блока.ХС,,:, О 1 О, .С; СИ О (; Г ОСЬО О ОСГ: ь эс . (ОГОВ 1, О.йс (1 л( лекду соооиИ опт,. Ь К ВыГ ООУ Ш;Р(:01 О РЙЗРЯДЙче 1,гс.:хос(зг),"(дп 01 О сумматора, Втор.О Вхо- ффд( шсто 1 О сед(.л(огс и Восьмого ОлоеоьЭЛЕЛгзОВСОЕДИНЕНЫ МЕЖДУ Собой И ПОДключепы к Выходу Второ О разряда четырЕХраэрядПОГО СуММаТОра, а трЕтьИ ВХОДЫсоединены между собойподключены к Выходу третьего разряда су:.мг(тора, выходчетвертого разряда которы о Объединен синфор (ацио 1 ныли Входамп девятого и десятого блоков элел 1 е(тов 1 и первыми ВходаМП ОбОИХ ЭЛВЛОПТОВ И, улравпяЮщИЕ ВХОДЫтретьего, четвертого, пятого,. шестого,седьмого и Восьмого блоков элементов И подкгпочены ко Второй группе управляющихвходных иин, ( управг(яющие входы первого,девятого и десятого блоков элементов И ф подклгочепы к третьен группе управляющихвходных шин, вторые Входы г(срвого и второго элементов И соединены соответственно с управгяющ 1 ми входами седьмого иМВосьмого блоков элементов И, выход., шеогого блока эг 1 ементов И через трез(".дный буферньш регистр подкгиочены к информационпыл Вход(м пятого блока элементовИ, выходы десятого блока элементов 1 сЯпервого по третий через шестиразрядный буферный регистр подключены к информационным входам первого блока элементов И, ас четвертого по шестой также через шестиразрядный буферный регистр - к информационным входам четвертого блока зггеле 1 тов Ивыходы седьлюго блока элементовИ подключены кс( второму, третьему и четвертолгу входам выходного регистра, к Входам с пятого по восьмой которого подклю 45чены соответственно выходы первого элемента И и восьмого блока элементов И, ак входам с девятого по двенадцатый - выходы второго элемента И и девятого блокаэлементов И,99На чертеже изображена блок-схел(а среСМпагаемого преобразователя,Преобразователь состоит из четырехраз(ядного двоичного сумматора 1, снабженного логическим устройством дг(я определе 55ния необходимости добавления стройки",трсл(азрядного буферного регистра 2, шео 111 разрядного буферного регистра 3, Выходного регистра 4 и десяти блоков элементов И. Выходы первого блока элементов И щ э,.:. с. тов И, Выходы первого, второго,т; . 1 сс зглл 1.,1 ОВ1 Л 11 и трет( Выход1,; 1:г . (1. (=:,Оот-. 5 подключены к первым трем входам элемен:(а ИЛИ 6, входы с Огвертого по деитый которого соединс(пы с выходами второго блока элементов И 7, Управляющиевходы блока элел(ентов И 7 подключены кпервой группе управля 1 ощих шин 8, ПерваяВходная ин(1 Ормацио(ная шина, соответствуюшая лладшел(у разряду кода, соединена сперььл; Входом Выходного регистра 4, аВходные информационные шины со второйпо седьмую - с соответствующими входамивторого блока элементов И 7, Десятыйвход элемента ИЛИ 6 соединен с первымвыходом третьего блока элементов И 9,Второй и третий выходы которого соединены с первыми Входами второго 10 и третьего 11 элементов ИЛИ, СсОтветственно информационные входы третьего блока элемент-в И 9 соединены с восьмой, девятой идесятой входными информационными шинами,Одиннадцатый вход первого элемента ИЛИ6 соединен с первым Выходом четвертогоблока элементов И 12, второй и третий вьходы которого соединены со вторыми входами элементов ИЛИ 10 и 11 соответственно,а третьи входы последних подключены соответственно к первому и второму выходампятого блока элементов И 13. Выходы первого, второго, третьего элементов ИЛИ итретий выход блока элементов И 13 подключены соответственно к входам первого, второго, третьего и четвертого разрядов четырехразрядного сумматора 1,Первые информационные входы шестого14, седьмого 15 и восьмого 16 блоковэлементов И соединены между собой и подключены к выходу первого разряда суммагора 1, вторые входы блоков соединенымежду собой и подключены к выходу второго разряда четырехразрядного сумматора 1,а третьи входы соединены между собой иподключены к выходу третьего разряда сумматора, выход четвертого разряда которогообъединен с информационными входами девятого 17 и десятсго 18 блоков элементовИ и первыми входами элементов И 19 и 2 ОУправляю(цие входы блоков элементовЧ 9, 12, 13, 14, 15 и 16 подключеныко Второй груше управляющих входных ши;н21, а управляющие входы блоков элементов И 5, 17 и 18 подключены к третьейгруппе управлч(:щих входных шин 22, вторые Вход элементов И 19 и 20 соединены соответственно с управляющими входами блоков элементов И 15 и 16, Выходыблока элементов И 14 через буферныйрегистр 2 подключены к информационнымвходам блока элементов И 13, выходы блока элементов И 18 с первого пс третийчерез буферный регистр 3 подключены кинформационным входам первого блока элементов И 5, а с четвертого по шестой,также через буферный регистр 3, - к информационным входам блока элементов И 12,Выходы блока элементов И 15 подключеныко второму, третьему и четвертому входамвыходного регистра 4, к входам с пятогопо восьмой которого подключены соответственно выходы элемента И 19 и блока эле иментов И 16, а к входам с девятого подвенадцатый - выходы элемента И 20 иблока элементов И 17,Преобразователь работает следующимобразом. 1 бНа вход преобразователя подается деся-,тиразрядный двоичный код, подлежащийпреобразованию, Первоначально ячейки буферных регистров 2 м 3 очищены и сигналына их выходах имеют значения, равные нлю.Младший разряд преобразуемого кодао(2 ) сразу заносится в младцую ячейкумладшей тетрады выходного регистра 4,Устройство управления вырабатывает 2 Ь1. и,.6ркоторые разрешают прохождение информацийчерез соответствующие элементы И, Сигналы 1 следует с некоторым интервалом Ь(такт), а сигналысдвинуты по огноше- ЗОнию к сигналам 1 на Ь.(2В моментчерез блок элементов И 9на первые три входа сумматора 1 поступают три самых сташих разряда преобразуемого кода (2, 2 и 2 ), На че;вертый фбвход сумматора подается сигнал 0 с третьего выхода блоха элементов И 13.Сумматор 1 снабжен логической схемой 1 которая проверяет поступившее на входы 40 сумматора число, и, если оно больше или равно пяти, то добавляет к нему три. Ниже установлено соответствие между числами, .которые могут быть на входе и выходе сумма тора, 46В ход В ыход0000 00000001 00010010 00100011 0011, 600100 01000101 10000110 10010111 10101000 101 1 66 1001 11001010 1101Через полтакта, в момент , устройство управления выдает разрешающий сигнал на управляющий вход блока элементов бф 6И 14 и на шестой управляющий вход блокаэлементов И 18, При этом информация спервых трех выходов сумматора заноситсяв ячейки буферного регистра 2, а с четвертого выхода сумматора - в шестую ячейкубуферного регистра 3,В момент 1 разрешающий сигнал поступает на управляющий вход блока элементовИ 13 и шестой управляющий вход блокаэлементов И 17. При этом на первый входсумматора через шестой элемент блока элементов И 7 и элемент ИЛИ 6 поступаетследующий по старшинству разряд преобразуемого кода ( а на остальные входы.)сумматора через блок элементов И 13 иэлементы ИЛИ 10 и 11- трехразрядноедвойчное число, хранившееся в буферйомрегистре 2,Через полтахта, в момент 1, приходитразрешение переноса информации с первыхтрех выходов сумматора в буферный регистр2 через блок элементов И 14, при этоминформация с четвертого выхода сумматораподается на пятый вход буферного регистра3 через пятый элемент блока элементовИ 18,В момент 1 на первый вход сумматора5через пятый элемент блока элементов И 7и элемент ИЛИ 6 подается следующий постаршинству разряд преобразуемого кода(2 ), а на три другие входа сумматорачисло из буферного регистра 2,Через полтакта, в момент 1, результатдействия сумматора 1 через блок элементов И 14 и четвертый элемент блока элементов И 18 заносится в ячейки буферныхрегистров 2 и 3,Б моментна входы сумматора череЗ4блок элементов И 13, четвертый элементблока элементов И 7 и элементы ИЛИ 6,10 и 11 подается содержимое буферногорегистра 2 и следующий старший разрядкода (2 ),Через полтакта, в момент черезблок элементов И 14 и третий элементблока элементов И 18 результат действиясумматора заносится в ячейки буферныхрегистров 2 и 3,В момент 1 на входы сумматора 1 через блок элемейтов И 13, третий элементблока элементов И 7 и элементы ИЛИ 6,10 и 11 подается содержимое буферногорегистра 2 и следующий старший разрядпреобразуемого кода (2ФЧерез полтакта в момент , черезблок элементов И 14 и второй элементблока элементов И 18 результат действиясумматора 1 заносится в ячейки буферныхрегистров 2 и 3,)000 1000 ОООО ОООО ОООО 0000 ОООО ОООО 000 0 э 001 О ОООО 0001 ОООО 00 ОООО 1000 000 0000)00 0000 000 И ыоли/и Гиа входы сул 1 лла тоэа 1 чещроз блок зм.и/нтов И 13, второй элементблока з/1 елеитов И 7 и элементы ИЛИ 6,10 и 11 подастся содержимое буферногорегистра 2 и следуюипй старший разрядпреобразуемого кода ( У,/ .э 2, 1Через полтакта, в момент т 6, черезблокэлементов И 14 и первый элементблока элементов И 16 результат действиясумматора 1 заносится в ячейки буферныхрегистров 2 и 3.В момент т, на входы сумматора 1 чеэез блок элементов И 13, первый элементблока элементов И 7 и элемент ИЛИ 6,10 и 11 подается содержимое буферногорегистра 2 и следующий старший разрядпреобразуемого кода (2 ),Чо 1 ез полтакта, в момент 1, черезблок элементов И 15 и элемент И 19 реьультат действия сумматора заносится вчейни выходного реэ истра ч,В мол 1 еит 1 через блок элементов,И12 и элементы ИЛИ 6, 10 и 11 на первыеугри входа сумматора поддется содержимое1 грех ячеек буферного регистра 3, На четвертый вход сумматора с выхода третьегоэлемента блока элементов И 13 в это вреМя поступает ")".В момен 1 1 й резул/тат действия суммЛгора 1 заносится через блок элелэецтовИ 14 и третий элемент блока элементовИ 17 соответственно и буферный регистр2 и в ячейку стариего разряда старшейгетрады выходного регистра 4,В момент 1 через блок элементов И13 и элементы ИЛИ 10 и 11 на три стар;ших входа сумматора 1 подаетсн содержи-мое буферного регистра 2, е на первый 8вход сульфатея через третий элемент блока элелкигов И 5 и элемент ИЛИ 6 - соле жимое ичей;и буферного регистра 3,В момент 1 резулд тат действия сум 9латора 1 через блок элементов И 14 ивторой элемент блока элементов И 17 занФсцтся в буферный регистр 2 и в ячейку стариэей тетрады выходното регистра 4.В момент 1 о через блок элементов И13 и элементы ИЛИ 10 и 11 на три старшие входа сумматора 1 подается содержимое буферного регистра 2, а на первыйвход - через второй элемент блока элемен-.тов И . 5 и элемент ИЛИ 6 - содержимоеячейки буферного регистра 3,В момент ъ результат действия сумматора через блок элементов ч 14 и первый элемент блока элементов И 17 заносится в буферный ре/ истр 2, и в ячейкустаршей тетради выходного регистра 4,В моментчерез блок элел 1 еитов И13 и элементы ИЛИ 10 и 11 на три старщих входа сумматора подается содержимоебуферного регистра 2, а через первый элемент блошка элементов И 5 и элемент ИЛИ6 - на первый вход сумматора - содержимое ячейки буферного регистра 3,В момент 1 резуль 1/у действия сум.Нматора через блок элементов И 16 и элемент И 20 заносится в ячейки средней истарией тетрады выходного регистра 4, Наэтом преобразование заканчивается, Преобразованное число может быть получено наиыходах ячеек выходного регис 1 ра 4,И таблние показана робою преобразователя в иродессе преобразования двоичногокода 1011001110 в двоичио-десятичныйкод 0111 0001 1000,.1000 ООО ОООООО 1000 1000 0001 Многократные использования одного итого же двоичного сульматора и применениебуферных регистров позволило увеличить .коэффициент использования оборудовани апредььагаемоль устройстве без уленыиенияего функциональных возможностей,Формула изобре гения 11 реобразовагель двоичного кода в дво- ычно-десят чиый код, содержащий два элемента И, три элельента ИИ 1 ьегырехразряднььй сумлгатор и выходной регистр, о г - 1 р и и ч и ю щ и ь 1 с я тем чтО с цель ю увеличения коэффициента использовани обцрудования он содержит грехразрядный буферный ре 1 и с трнес т и 11 и ряди иЙ буфе 1 ый регистр и десять блоков элементов И, при- б чель выходы первого блока эькльеигои 1 Иодклкчэнь к первым Т 1 ег, входам первооо пеленг 1 Р 1,1111 входы с четверого ио девятый которого соедин 11 ь с влходами второго блока элементов 11, упрьвл 11 оцие Я оооо 1 ОО 1 0000 0000 0000 0100 ОООО1000 0000 0111 0000 6 01010000 входы которого подключены к первой груп 11 управляющих шин, первая входная инфор 1,ацОнцая шина соелинена с первым входои.хоььного регистра, а входные информацио 11 ье шины со второй ио седьмую соединен.иы с соответствуьощими входами второгоблока элементов И, десятый вход первогозьеменга ИПИ соединен с первым выходомтретьего блока элементов 11, второй и греги 1 ыход сое 1 инены с первыми входамивторого и третьего элелептов Р 1 Ю 1, соогВЕТСТВЕНИО ИН 1 о 1 Л 1 ЛЬЫОННЫЕ ВХОДЫ Гре ГЬЕГоблока зиеьиен ГОВсоецине 1 ы с ьосьль(й,девГО 1 и ыес 1 ГьЙ входиими информаинныли ниь.ьли о 1 нн 1 дььатъьй вход п 1 рв 1 о.з 1 еле 1 та ИЛ 11 соединен с и 1 вь,ьль иыхиомчегвер гого блока элементов 1 второй и1 р 11 й выход, котроО соединен.1 со втл 1 вхо 1 л 11 иГГрс 1 о и ьретьси элем 11111111 соответстиеи 1 о .а ьретьи входи ито 11 О и тре 1 ьего эл ментов 11.11 иоьькллченсоотиетствт.нно к первому и вто 1 ему в 11 хо 41114 И 1 О 1 о 1 Гл эьОльен Гон ь 1вьх(дь И 1воьГ второо, третьего злелциОв 1 И 11 и11третий выход пятого блока элементов И подключены соответственно к входам первого, второго, третьего и четвертого разрядов четырехразрядного сумматора, первые Информационные входы шестого, седьмого и восьмого блоков элементов И соединены между собой и подключены к выходу первого разряда четырехразрядного сумматора, в горше входы шестого, седьмого и восьмого блоков элементов И соединены между со- р бой и подключены к выходу второго разряда четырехразрядного сумматора, а третьи входы соединены между собой и подключены к выходу третьего разряда сумматора, выход четвертого разряда которого объединен с р информационными входами девятого и деся того блоков элементов И и первыми входа ми обоих элементов И, управляющие входы третьего, четвертого, пятого, шестого, седьмого и восьмого блоков элементов И под- ЯО ключены ко второй группе управляющих входных шин, а управляющие входы первого, девятого и десятого блоков элементов И подключены к третьей группе управляющих входных шин, вторые входы первого и 2 Ь второго элементов И соединены соответственно с управляющими входами седьмого и 57восьмого блоков элементов И, выходы шеотого блока элементов И через трехразрядный буферный регистр подключены к информационным входам пятого блока элементовИ, выходы десятого блока элементов И спервого по третий через шестиразрядныйбуферный регистр подключены к информационным входам первого блока элементов И,а с четвертого по шестой через шестиразряднвй буферный регистр - к информационным входам четвертого блока элементов Ивыходы седьмого блока элементов И подключены ко второму, третьему и четвертому входам выходного регистра, к входамс пятого по восьмой которого подключенысоответственно выходы первого элементаИ и восьмого блока элементов И, к входамс девятого по двенадцатый - выходы второго элемента И и девятого блока элементов И,Источники информации, принятые во вньмание при экспертизе:1. ул.Н 1 оМ а 1 пого-Всц Соп 1 еепь 1 оп М 1 И сотдр 1 ех Ус Уотс(1 овз Совро 1 е Пеа 1 гп бе 1 етлЬег 19 то.2, М, М. Сухомлинов и др. Преобразователи кодов чисел, из-во "Техника, Киев,1965 стр. 143, 532857Составитель А. ШкатуллаРедактор Т, Иванова Техред И. Ковач Корректор И. ГоксичЗаказ 5449/203 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113036, Москва, Ж, Раушская наб., д, 4 И филиал ППП фПатент", г. Ужгород, ул. Проектнаа, 4