Сумматор с параллельным переносом

(11) 474804 Союз Советских Социалистических Республик. б 061 7/3 Государственныи комитет Совета Министров СССР по делам изобретений Опубликова(088,8) 75. Бюллетень М откоыт Дата опубликования описания 13.11.7(71) Заявитель 4) СУММАТОР С ПАРАЛЛЕЛЬНЪ РЕНОСОМ ИЛИ, входы которой соединены соответственно с шинами прямого и инверсного значений слагаемых, и вторая схема исключающее ИЛИ, входы которой соединены соот 5 ветственно с выходами прямого и инверсногозначений переноса со схем образования переноса из данного и последующего разрядов,причем выходы обеих схем исключающееИЛИ соединены со входами схемы И, вы 10 ход которой соединен с шинои сигнализациисбоя сумматора соответствующего разряда.Это позволяет построить простую и надежную схему сумматора с параллельным переносом, работающую с высокой достовер 15 но стью,Изобретение относится к вычислительной технике, в частности к структурам двоичных цифровых арифметических устройств с контролем на четность, построенных на сумматорах комбинационного типа с параллельным ооразованием переносов,Известны сумматоры с параллельным переносом, содержащие в каждом разряде схему образования переноса из данного разряда, выходы прямого и инверсного значений переноса которои соединены соответственно со входам еы формирования суммы, дополнительные входы которой соединены соответственно с шинами прямых и инверсных значений слагаемых и с выходами прямого и инверсного значений переноса со схемы образования переноса последующего разряда,Известные сумматоры при независимом формировании переносов не обладают полнотой контроля по четности, а именно при ошибке формирования переноса в одном из разрядов сумматора и неравенства слагаемых в этом разряде возникают две ошибки, которые не будут обнаружены контролем на четность (одна - в схеме образования переноса и другая - в схеме образования суммы данного разряда).В предлагаемый сумматор с параллельным переносом, с целью увеличения надежности работы, введены первая схема исключающее Таким образом, в предлагаемом сумматорес целью увеличения надежности в работе каждый разряд комбинационного сумматора 20 содержит схему образования переноса данного разряда, подключенную к входу схемы формирования суммы и входу схемы форми рования сигнала сбоя, содержащей две схемы исключающее ИЛИ, и схему И, таким 25 образом, что при отсутствии ошибки переноса вырабатывается верная сумма, а при возникновении ошибки переноса неверная сумма, что будет обнаружено контролем на нечетность, или сигнал сбоя на выходе схемы зо формирования сигнала сбоя; схема формирования сбоя вырабатывает сигнал сбоя в соответствии с выражением:= (а с 6,) (С, У С+1),где а;, Ь, - значения соответственно первого и второго слагаемых -го разряда сумматора;С, - перенос в -ый разряд сумматора;; - функция сбоя с-го разряда сумматора.На чертеже представлена схема предлагаемого сумматора с параллельным переносом.Сумматор содержит схему 1 образования переноса из данного разряда, выходы прямого 2 и инверсного 3 значений переноса которой соединены соответственно со входами схемы 4 формирования суммы, дополнительные входы которой соединены соответственно с шинами прямых 5 и инверсных б значений слагаемых и с выходами прямого 7 и инверсного 8 значений переноса со схемы 9 образования переноса последующего разряда, первую схему исключающее ИЛИ 10, вторую схему исключающее ИЛИ 11, схему И 12 и шину 13 сигнализации сбоя сумматора.Положительный эффект, получаемый при контроле на четность предлагаемого сумматора с параллельным переносом, возникает потому, что любая одиночная ошибка переноса вызывает появление в сумматоре либо нечетного общего количества ошибок, что легко обнаруживается контролем на четность, либо вырабатывается сигнал сбоя, который фиксируется как признак неверного выполнения операции. Схема формирования сбоя обнаруживает ошибку переноса при равенстве единице только одного из слагаемых данного разряда. Например, если происходит сложение двух слагаемых, удовлетворяющих условию 3 4= 1, а перенос образуется неверно (вместо 1 формируется О или наоборот), то это вызывает изменение значения суммы предыдущего ( - 1) -го разряда, а значение суммы данного г-го разряда 1 и значение переноса в следующий (+1) -ый разряда не из меняются, т. е. возникают две ошибки, которые контролем на четность не обнаруживаются. В этом случае схема формирования сбоя вырабатывает сигнал сбоя, При других сочетаниях слагаемых сумматор с параллель ным переносом обеспечивает в случае ошибкипереноса появление нечетного общего количества ошибок в сумматоре.Предмет изобретения15Сумматор с параллельным переносом, содержащий в каждом разряде схему образования переноса из данного разряда, выходы прямого и инверсного значений переноса ко торой соединены соответственно со входамисхемы формирования суммы, дополнительные входы которой соединены соответственно с шинами прямых и инверсных значений слагаемых и с выходами прямого и инверсного 25 значений переноса со схемы образования переноса последующего разряда, о тл и ч а ющ и й с я тем, что, с целью увеличения надежности работы, в него введены первая схема исключающее ИЛИ, входы которой соеди иены соответственно с шинами прямого и инверсного значений слагаемых, и вторая схема исключающее ИЛИ, входы которой соединены соответственно с выходами прямого и инверсного значений переноса со схем образо вания переноса из данного и последующегоразрядов, причем выходы обеих схем исключающее ИЛИ соединены со входами схемы И, выход которой соединен с шиной сигнализации сбоя сумматора соответствующего 40 разряда.474804 ставитсль Тарасо Редактор А. Батыгин Текред Т. Курилко Корректор А, Дзесова каз 239/5ЦНИИП Типография, пр. Сапунова, 2 Изд.835Государственногопо делам изобМосква, Ж,Тираж 69омитета Совета Министетений и открытийаушская наб., д. 4/5 ПодписиоСССР