Устройство для извлечения квадратного корня

СОЮЗ СОВЕТСНИХм(мест(еаиРЕСПУБЛИК 9) И 1 ОЬ Г 7/552 ОПИСАНИЕ ИЗОБРЕТЕН 1 У СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫВ(56) 1. Авторское свидетельство СССР У 225557, кл. С 06 Г 7/552, 1967.2. Тсао П. Цифровая схема для извлечения квадратного корня.(54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее счетчик, реверсивный счетчик, схему сравнения, первый триггер, два элемента НЕ, элемент .ИЛИ-НЕ, выход которого соединен с суммирующим входом счетчика, разрядные выходы которого соединены соответственно с первой группой входов схемы сравнения, вторая группа входов которой соединена соответственно с разрядными выходами реверсивного счетчика, счетный вход которого соединен с первым входом элемента ИЛИ-НЕ, тактовым входом устройства и входом первого элемента НЕ, выход которого соединен с тактовым входом триггера, выход которого соединен с управляющим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом схемы сравнения, входы сброса счетчика, реверсивного счетчика и триггера соединены с входом начальной установки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, оно дополнительно содержит второй триггер, первый, второй и третий регистры, первый и второй сумматоры, делитель, первую и вторую группу элементов НЕ, элемент задержки, коммутатор, вход конца входной последовательности устройства соединен с тактовыми входами первого и второго регистров, тактовым входом второго триггера и через элемент задержки - . с тактовым входом третьего регистра, разрядные входы которого соединеныа соответственно с разрядными выходами второго сумматора, входы первого слагаемого которого соединены соотнет- С(ы ственно с выходами коммутатора, первая группа информационных Входов ко- я торого соединена соответственно с выходами элементов НЕ второй группы входы которых соединены соответствен-: но с выходами делителя и второй груп-; пой информационных входов коммутатора, разрядные входы первой группы делителя соединены соответственно с выходами первого сумматора, входы первого слагаемого которого соединены соответственно с выходами элементов НЕ первой группы, входы которых соединены соответственно с разрядными выходами первого регистра, входы которого соединены соответственно с выходами реверсивного счетчика, разрядные входы второго слагаемого первого сумматора соединены соответст венно с входами второго слагаемого второго сумматора, разрядными входаж второй группы делителя и выходами11 второго регистра, разрядные входы которого соединены соответственно с разрядными выходами счетчика, управляющий вход коммутатора и вход переноса в младший разряд второго сумматора соединены с выходом второго триггера, информационный вход которого соединен с выходом первого триггера, вход переноса в младший разряд 13799первого сумматора соединен с входомлогической единицы устройства, младший разрядный вход второй группы делителя и четыре младших разрядныхвхода второго слагаемого второгосумматора соединены с входом логического нуля устройства, выход результат аустройства соединен соответственно сразрядными выходами третьего регистра, Изобретение относится к вычислительной технике и предназначено дляизвлечения квадратного корня из числа импульсов.Известно устройство для извлечения 5квадратного корня, содержащее счетчики, триггер, логические элементы,линию задержки 13.Основной недостаток данного устройства - низкая точность извлеченияквадратного корня.Наиболее близким по технической . сущности к предлагаемому являетсяустройство, содержащее счетчик., реверсивный счетчик, схему сравнения,3 1 -триггер, два инвертора, элементы ИЛИ-НЕ, причем счетный вход счетчика соединен с выходом первого элемента ИЛИ-НЕ, первый вход которогосоединен с выходом переноса реверсив ного счетчика, а второй - с тактовым входом устройства, счетный вход реверсивного счетчика соединен с тактовым входом устройства, информационные выходы счетчиков поразрядно сое динены с входами схемы сравнения, вы ход которой соединен с входом К 3 1-триггера, вход 3 ЭК -триггера соединен с выходом первого инвертора,вход которого соединен с выходом пе- ЗОреноса реверсивного счетчика, тактовый вход 3 К -триггера соединен с выходом второго инвертора, вход которого соединен с тактовым входом устройства,входы установки в нулевое состо яние (й) 3 К -триггера, счетчиков соединены с входом установки устройства,выход 3 К -триггера соединен с входомуправления реверсивного счетчика 21.Недостатком данного устройства явля 40. , ется большая погрешность преобразования,Цель изобретения - повышение точности извлечения квадратного корня.Поставленная цель достигается тем, что в устройство для извлечения квадратного корня, содержащее счетчик, реверсивный счетчик, схему сравнения, первый триггер, два элемента НЕ, элемент ИЛИ-НЕ, выход которого соединен с суммирующим входом счетчика, разрядные выходы которого соединены соответственно с первой группой входов схемы сравнения, вторая группа входов которой соединена соответственно с разрядными выходами реверсивного счетчика, счетный вход которого соединен с первым входом элемента ИЛИ-НЕ, тактовым входом устройства и входом первого элемента НЕ, выход которого соединен с тактовым входом триггера, выход которого соединен с управляющим входом реверсивного счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом схемы сравнения, входы сброса счетчика, реверсивного счетчика и триггера 1соединены с входом начальной установки устройства, дополнительно введены второй триггер, первый, второй и третий регистры, первый и второй сумматоры, делитель, первую и вторую группы элементов НЕ, элемент задержки, коммутатор, вход конца входной последовательности устройства соединен с тактовыми входами первого и второго регистров, тактовым входом второго триггера и через элемент задержки соединен с тактовым входомтретьего регистра, разрядные входыкоторого соединены соответственно сразрядными выкодами второго сумматора, входы первого слагаемого которого соединены соответственно свыходами коммутатора, перваягруппа информационных входовкоторого соединена соответственно с выходами элементов НЕ второйгруппы, входы которых соединены соответственно с выходами делителя ивторой группой информационных входовкоммутатора, разрядные входы первойгруппы делителя соединены соответственно с разрядными выходами первогосумматора, входы первого слагаемогокоторого соединень 1 соответственно свыходами элементов НЕ первой группы,входы которых соединены соответственно с разрядными выходами первогорегистра, входы которого соединенысоответственно с выходами реверсивного счетчика, разрядные входы второго слагаемого первого сумматора соединены соответственно с входами 25второго слагаемого второго сумматора, разрядными входами второй группъ 1 делителя и выходами второго регистра, разрядные входы которого соединены соответственно с разрядными вы- ЗОходами счетчика, управляющий входкоммутатора и вход переноса в младшийразряд второго сумматора соединены свыходом второго триггера, информационньв вход которого соединен с выходом первого триггера, вход переносав младший разряд первого сумматорасоединен с входом логической единицыустройства, младший разрядный входвторой группы делителя и четыре младших разрядных входа второго слагаемоОго второго сумматора соединены с входом логического нуля устройства, выход результата устройства соединенФсоответственно с разрядными выходамитретьего регистра. 45На чертеже представлена блок-схемаустройства для извлечения квадратного корня.Устройство содержит счетчик 1,реверсивный счетчик 2, схему сравнения 3, первый триггер 4, элемент ИЛИНЕ 5, элементы НЕ 6 и 7, регистры 8и 9, второй триггер 10, группу элементов НЕ 11, сумматор 12, делитель13, группу элементов НЕ 14, коммутатор 15, сумматор 16, элемент задержки 17, регистр 18, вход 19 концавходной последовательности,Устройство для извлечения квадратного корня работает следующим образом,В исходном состоянии прямой выходтриггера 4, информационные выходысчетчика 1 и реверсивного счетчика2 установлены в нулевое состояниеимпульсов по входу "Установка",После поступления на тактовыйвход первого импульса (М 1) суммирующий счетчик 1 получает единичноеприращение, а прямой выход триггера4 устанавливается в единичное состояние, переключая реверсивный счетчик2 в режим прямого счета. При этомреверсивный счетчик 2 получает единичное приращение, его выход переносапереходит в единичное состояние, устанавливая тем самым потенциаЛ логического нуля на первом входе триггера 4. Схема сравнения 3 в этот моментфиксирует равенство содержимых реверсивного счетчика 2 и счетчика 1. Выходным сигналом схемъ сравнения 3 устанавливается потенциал логическойединицы на втором входе триггера 4.С приходом на тактовый вход следующего импульса (8=2) элемент ИЛИ-НЕ 5запрещает прохождение этого импульсана счетный вход счетчика 1, при этомпрямой выход триггера 4 переключается в нулевое состояние, устанавливаясчетчик 2 в режим обратного счета.Реверсивный счетчик 2 возвращаетсяв нулевое состояние. С приходом натактовый вход третьего импульса (М =3)счетчик 1 получает единичное приращение (его содержимое становится равным 2), а содержимое реверсивногосчетчика 2 становится равным 1. Припоступлении на тактовый вход устройства четвертого импульса (И=4) содержимое реверсивного счетчика 2 возрастает до 2, и схема сравнения 3фиксирует равенство содержимых счетчика 1 и реверсивного счетчика 2, поскольку состояние счетчика 1 не изменяется. В этом случае возобновляетсяполный цикл, как показано в табл.1(в ней Й - число импульсов, поступающих на тактовый вход устройства,А - содержимое реверсивного счетчика2, Ь - содержимое счетчика 1),Таким образом, после установки в нулевое состояние реверсивный счетчик 2 работает один цикл в режиме прямого счета (до момента равенства содержимых счетчика 1 и реверсивного счетчи5ка 2), а после этого - один цикл в режиме обратного счета. В результате число импульсов, поступивших на счетный вход счетчика 1, равно значению УГ , округленному до значения бли жайшего целого числа.По окончании входной последова- . тельности импульсов происходит обра" ботка Содержимого суммирующего счетчика 1 и реверсивного счетчика 2 в 10 соответствии со следующей приближенной формулой (полученной путем преобразования по Тейлору):1 Р11 Ь 15 1113799 На выходе коммутатора 15, в зависимости от состояния прямого выхода триггера 10, в который записано значение О , получается прямой (при О = =0) или инверсный (при ц =1) код чис 1 х 1 1 х 1 ла - 1 (инверсный код числа д. получается в помощью второй группы элементов НЕ 14), Код, полученный на выходе коммутатора 15, на сумматоре 16 складывается с прямым кодом числа б , хра-. нимым в регистре 8, и с единицей (при 0 =1) или нулем (при О =О), поступающими с прямого выхода триггера 10 на вход переноса младшего разряда сумматора 16, На выходе сумматора 16 при этом получается число 5 (при1 х 1 О=О) или В =(при Й =1), т.е. знахчение /М , вычисленное по формуле (1) . Это число по импульсу "Конец последовательности", поступающему на вход 19 и задержанному линией задержки 17 на время, равное максимальной длительности цикла обработки содержимых суммирующего счетчика 1 и реверсивного счетчика 2, записывается в регистр 18.В табл.3 приводятся значения максимальных относительных погрешностей вычисления значения Л для прототипа (драв ) и предлагаемого (ах),где, как видно из табл.2,6=в+ /В-А/ при Й =О, (2)- /В-А/ при 0=1 (3) 20 Количество двоичных разрядов вдробной части числа, равного %зависит от степени приближения формулы (1) к истинному результату.Таким образом, введение в известное устройство новых элементов: трехрегистров, двух сумматоров, делителя,двух групп элементов НЕ, коммутатора,триггера, линии задержки - позволяетсущественно повысить точность извлечения квдратного корня, при этомбыстродействие схем, обрабатывающихрезультаты функционирования ядра устройства,.не накладывает существенныхограничений на рабочую частоту ядраустройства, так как обработка нроизводится по окончании входной последовательности импульсов. Время обработкипри этом зависит от применяемой элементной базы и от точности вычислений:при больших М она пренебрежимо малапо сравнению с временем работы яцраустройства,(в табл,2 А - содержимое реверсивногосчетчика 2,- содержимое счетчика1, 0 - состояние прямого выхода триггера 4),Обработка происходит следующим образом.По окончании последовательностиимпульсов, поступающей на тактовыйвход устройства, импульс "Конец последовательности", поступающий навход 19, разрешает параллельную запись содержимых реверсивного счетчика 2 и счетчика 1 соответственно впервый регистр 8 и второй регистр "9, а также запись состояния прямого35выхода триггера 4 в триггер 10. Содержимое регистра 9, проинвертиро. ванное группой элементов НЕ 11, посредством сумматора 12 складывается40с содержимым регистра 8 и с единицей,которая постоянно присутствует навходе переноса младшего разряда сум,матора 12. Это равносильно вычитаниюсодержимого регистра 9 из содержимо- .,45го регистра 8, т.е. вычислению модулячисла х. Делитель 13 двух двоичныхчисел осуществляет вычисление частногоу . При этом в качествечисла 26 используется двоичное чис 50ло разрядностью.0+1 (где О - разрядность числа Ь , хранимого в регистре8), которое сдвинуто на один разрядв сторону старших разрядов.1113799 Составитель А.КазанскийРедактор М.Циткина Техред А.Бабинец, Корре Зак Подпис н оеСР филиал ППП "Патент", г.ужгород, ул.Проектная, 4 620/40 Тираж ВНИИПИ Государс по делам изоб 113035, Москва, 698венного комитета ССетений и открытий