Устройство для выборки блоков памяти

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С 9 3)5 6 06 Е 12/00 О СУДА Р СТ В Е ННЫ Й КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР АВТО О/2482. Бюл. % 30овокайдатскийкое свидетельс, кл. 6 06 Е 9/3кое свидетельскл, С Об Е 9/36 обкам жаво СССР(57) Изобретение относится к цифровой работке информации, в частности к бло (модулям) вычислительнь 1 х систем, содер щих сеть магистралей с блоками. Цель изобретения - повышение надежности устройства за счет исключения несанкционированной выборки, Устройство содержит основной узел 1 идентификации, аналогичные ему по структуре 11-1узлов, схемы 2 и 3 сравнения, регистр 4, блок 5 задания постоянного кода адреса, триггер 6. 1 ил.Изобретение относится к цифровой об. работке информации, в частности к блокам (модулям) магистральным вычислительных систем ВС, содержащих сеть магистралей с блоками. Устройство для выборки блоков памяти (устройство) может применяться, например, в кристаллах БИС, СБИС памяти ВС, микроЭВМ, позволяет переключать работу памяти ЭВМ.,Известен узел идентификации адреса магистрального блока (узел), содержаьций дешифратор, Входы которого подклгочены к старшим разрядам адресных шин магистрали, а каждый выход дешифратора подключен к входу выборки одной из БИС блока,Недостатками узла являются невозможность выполнения настройкой скользящего резервирования секций узла; невозможность переключения секций узла; наличие дооненых, Отсутствующих В БИС Входов линий адреса.Наиболее близким по технической сущности к предлагаемому является узел идентификации адреса магистрального модуля, позВОляющий изменять код Выборки модуля по всем разрядам шины адреса магист. рали,Недостатки узла - нет возможности выполнения настройкой скользящего резерви- рования секций узла; невозможность переключения секций узла, увеличение числа внешних контактов адреса узла.Цель изобретения - повышение надежности устройства за счет исключения несанкционированной Выборки,При этом возможно изменение кода выборки ках(дой сег(ции узла, Возможно переклгочение секций узла, сокращается почти вдвое число внешних контактов адреса узла,Поставленная цель достигается тем, что в устройство введены группа из М узлов идентификации адреса (М-количество выбираемых блоков памяти) и триггер, причем первый и второй адресные входы К-го узла идентификации адреса группы (К =. 1, М) подключены соответственно к старшим разрядам адресного и информационного входов устройства, входы разрешения записи адреса всех узлов идентификации адреса подключены к входу разрешения работы устройства, а информационный вход подклгочен к выходу основного узла идентификации адреса, выход К-го узла идентификации адреса является Выходом выборки К-го блока . памяти устройства. На чертеже приведена функциональная схема устройства для выборки блоков памяти. Устройство содержит основной узел 1идентификации адреса, аналогичные ему поструктуре узлы 11 - 1 г, схемы 2 и 3 сравнения, регистра 4, блок 5 задания постоянного5 кода адреса, триггер 6, вход 7 разрешениядоступа к блокам памяти устройства, Вход 8разрешения работы устройства, адресныйВход 9 устройства, старшие разряды адресного входа 10 устройства, информационный10 вход 11 устройства, старшие разряды информационного входа 12 устройства, выход13 основного узла идентификации, соединенный с инфоомационным Входом триггера, выходы 131-13 выборки15 соответствующих блоков памяти, вход 14логической единицы, входы 141-14 м разрешения чтения соответствующих узлов иден"тификации адреса,Устройство работает следующим абра 20 эом,Для записи адреса настройки В регистр4 одного иэ узлов идентификации адресапараллельно подаются адреса настройки повходам 11 и 12, код адреса с блока 5 и адрес25 по Входам 9 и 10, Адрес настройки в регистр4 заносится при поступлении единичногосигнала с входа 8.После этого триггер б сбрасывается в"0". По единичному сигналу с входа 7 и ну 30 левому сигналу с выхода 13 и ри несовпадагощих кодах сигналов с выходов регистра 4и входа 9 работа узлов 1-1 запрещена,Аналогично производится настройка регистров 4 узлов 11-1 м. Производится установ(а35 в единицу триггера б, При совпадении кодовсигналов с входа 9 и с выхода регистра 4 приединичном сигнале с входа 7 работа узлов11-1 разрешена.Применение данного устройства исклю 40 чает несанкционированную Выборку блоковпамяти. Формула изобретения Устройство для выборки блоков памяти, содержащее Основной узел идентификации адреса, причем его первый и второй адресные входы подключены соответственно к адресному и информационному входам устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет исключения несанкицонированной выборки, в него введена группа из М узлов идентификации адреса (М-количество выбираемых блоков памяти) и триггер, причем первый и второй адресные входы К-го идентификации адреса группы (К = 1, М) подключены соответственно к старшим разрядам адресного и информационного Входов устройства, входы разрешениязаписи адреса Всех узлов идентификации адреса подклю17552 о 5 Составитель М.СилинРедактор И.Касарда Техред М.Моргентал Корректор Н,Милокова Заказ Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 5чены к входу разрешения работы устройства, входы разрешения чтения К-го узла идентификации адреса группы подключены к выходу триггера, синхровход которого является входом разрецения доступа к бло кам памяти устройства, а информационный вход подключен к выходу основного узла идентификации адреса, выход К-го узла идентификации адреса является выходом выборки К-го блока памяти устройства,