Устройство для контроля информации

,) оЕ ОП И Т К АВТО РС СВИДЕТЕЛЬ о, А; сти автои может авления ойства, адресные д 30, контрольный31 и 32 адресов ойства, выход 33 я устройства, выбр ледую лексор 1, 3, дешиф-товых имиплексор чики 11 иСКЛ ЮЧАравненияи 22 И,ГОСУДАРСТВЕННЫЙ КОМИТЕТПС 1 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР НИЕ ИЗОБРЕ(71) Московский институт инженеровданской авиации(56) Авторское свидетельство СССРМ 1081637, кл. О 06 Р 3/00, 1984,.Авторское свидетельство СССРЬ 1399774, кл. О 06 Е 15/46, 1988.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛФОРМАЦИИ Изобретение относится к облматике и вычислительной техникибыть использовано в системах уптехнологическими процеЦель изобретения -верности контроля.На фиг, 1 приведенаустройства; на фиг. 2 -блока памяти.Устройство содержигруппу 2 блоков памяти,ратор 4, триггер 5, генерпульсов 6, элементы 7 и9, группу элементов 1012, дешифратор 13, элемЮЩЕЕ ИЛИ, шифратор 1,16 и 17, 18, 19, 20, элеэлементы 23 ИЛИ, группруемой информации 2425 и 26 задания начальнства, синхровход 27 устр ссами,повышение достоструктурная схема структурная схема т мультипсчетчикатор так8 И, мультИЛИ, счетент 14 И5, блоки сменты 21ы входа контроли- устройства, входы ых условий устройойства, вход 28 за(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления технологическими процессами и в системах автоматизированного проектирования. Целью изобретения является повышение достоверности контроля. В устройство введены шифратор, два блока сравнения, элемент ИЛИ, три триггера, два элемента И, что обеспечивает предотвращение выдачи устройством неверных результатов контроля, искаженных произвольной записью информации в блоки памяти. 2 ил,дания режима работы устр входы 29 устройства, выхо выход устройства, выходь анализируемых слов устр кода числа тактов контрол ходы 34 и 35 индикации.Устройство работает с В исходном созаписана некоторс входов 24 устрописьинформациивующего блокаследующим образстра Д 1-Д 4 подаеЧ 2 подается едининформации в рфронтом импульсающего блока 2,В устройственых режима контр стоянии в блоки памяти 2 ая начальная информация йства, Параллельная заво все разряды соответстпамяти осуществляется ом: на входы данных регится информация, на вход ичный сигнал, и запись егистр осуществляется на входе 29 соответствуреализованы два основоля информации: режим10 15 20 25 30 35 40 45 последовательного контроля и режима выборочного контроля. В этих режимах на входах блоков 2 памяти устанавливается нулевой потенциал. После общего сброса и запуска генератора 6 по вхоцу 28 (цепи общего сброса не показаны) через элемент И 7 на входы выборки дешифраторов 4 и 13 поступаат импульсы с генератора 6, которые появляются на выходвх дешифратора, соответствующих кодам, содержащимся соответственно в счетчикях 3 и 11. Эти сигялы используются в блоках памяти 2 в качестве сдвиговых, Адресные сигналы с выходов счетчиков 3 и 11 поступают также на мультиплексоры 1 и 9, коммутируя на их выходы поразрядно инФормацию с выходов соответствующих блоков памяти; на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в случае несовпадения значений отдельных рэзрядов сравниваемых слов данных появляются единичные импульсы длитель ностью тактового периода, Одновременно информация с выходе блока памяти 2 записывается в младший его разряд, обеспечивая неразрушаа.цее считывание и: ,формации из блока памяти,В режиме последовательного контроля осуществляется попарное сравнение содержимого всех блоков памяти. После обцего сброса устройства счетчики 3, 11, 12, триггеры 18, 19 и 20 обнулены,а триггер 5 - е единичном состоянии, Триггер 5 разрешает после запуска устройства прохождение одного импульса с генератора через элемент И 8 на вход сбросе триггера 5 и на счетный вход счетчика 11, инкрементируя его содержимое, Таким образом, обеспечивается содержимое "О" и "1" соответственно счетчиков 3 и 11. Это содержимое определяет адреса информационных слое в первой паре сравниваемых блоков памяти 2,При переходе тригера 5 в нулсеае состояние элемент И 8 закрывается и открь 1- вается элемент И 7, разрешая прахакдение следующих импульсов с генераторе на входы выборки дешифраторов 4 и 13, Начинается этап сравнения двух слое е блоках памяти 2. Через К+1 импульс(где К-разрядность слов в блоках памяти 2) счетчик 12 обнуляется и выдается сигнал переполнения, который поступает на вход установки в единицутриггера 5. Элемент И 8 пропускает опять один импульс, инкрементируя содержимое счетчике 11 и вновь устанввлиеает триггер 5 в нулевое состояние, обеспечивал сравнение следу,ащей пары слов,Таким образом, перебор участвующих е сравнении блоков 2 памяти осуществляется счетчиками 3 и 11. Первоиачально эти счетчики находятся соответственно в состояниях "О" и "1", после первого импульса переполнения со счетчика 12 - в состояниях "О" и "2" и т,дда достикения состояний "О" и "п". Затем с выхода переполнения счетчика 11 поступает сигнал, инкрементирующий содержимое счетчика 3 и начинающий новый цикл сравнения - "1" с "О", и т,д. - до "1" с "и", Так продолжается до тех пор, пока не произойдет сравнение всех пар блоков памяти 2. При этол на выходах 31 и 32 в джабой момент времени содержатся адреса сравниваемых слов, на выходе 33-номер такте (номер разряда) сравниваемой пары слов, а на контрольном выходе 30 - единичый сигнал в случае несовпадения соответствующего разряда сравниваемых слов.В режиме выборочного контроля счетчика 3 и 11 путем подачи сигналауправления на вход 27 переводятся е режим параллельной зеписи, и е них записываются требуемые адреса по входам соответственно 25 и 26. Далее процесс сравнения производится аналогично описанному,Возможен и вывод из устройства некоторой информации в неизменном виде, без сравнения, Для этага необходимо записать в один из блоков памяти нулевое слово и в режиме выборочного контроля осуществить контроль требуемого слова, сравнивал его с нулевым.Устройство обеспечивает также запись новой информации е произвольный блок памяти в требуемые моменты времени, Если запись информвции в некоторый блок памяти производится в момент времени, когда этот блок не участвует в поразрядном сравнении, искажений результатае контроля не возникает в принципе, Если же заплсь производится е блок памяти, участвующий вданный момент времени в сравнении, устранение искажений результатов контроля в устройстве осуществляется следующим обрезом.Запись новой информации в некоторый блок памяти 2 производится путем установки нового слова на входах Д 1-Д 4(Дк при К-разрядных слов даиного блока указанным, При этом сигнал с входа 29 устройства поступает также на соответствующий входшифратора 15, преобразующего позицианный код на входах в выходной двоичный код, Этот двоичный код представляет собой адрес блока 2 памяти, в который в данный момент записывается информация. Этот адрес сравнивается в блоках сравнения 16 и17 с адресами блоков, участвующих в контроле в момент записи и формируемых соответственно счетчикеми 3 и 11, Если он не сов 1 адает ни с одним из двух адресов, искажения информации (результатов) произойтине может, и при данной ситуации работа венно с группами адресных входов первого устройства не отличается от описанной, Ес- и второго мультиплексоров и группами ин ли же адрес с выхода шифратора 15 совпа- формационных входов первого и второгодедает с одним из адресов - в счетчике 3 или шифраторов, группы11, результаты контроля данной пары слов 5 контролируемой информации устройства удутневерными,так как в результатезапи- соединены соответственно с группами инси новой информации сравнение данной па- формационных входов соответствующих ры частично произведется со старым блоков памяти, входы синхронизации кото- словом, а частично - с новым. При этом рых соединены соответственно с выходами появляется положительный сигнал с выхода 10 соответствующих элементов. ИЛИ группы,авно" соответствующего блока сравне- первые и вторые входы которния или, устанавливающий в единич- с выходами первого и второго дешифратоное состояние соответственно триггеры 19 ров, стробирующие входы которых соединеи 20, сигнализируя о том, что данный этап ны с выходом первого элемента И, вхо ы сравнения содержит неверный результат, и, 15 управления записью блоков памяти группы кроме того, указывая какой конкретно блок соединены с групйой адресных входов запамяти изменил содержимое в результате . писью устройства, выход 1-го блока группы записи новой информации, блоков памяти, (где= 1-п, и - число слов вОдновременносигнал "Равно" поступа- контролируемой информации) соединен с ет через элемент ИЛИ 23 на вход установки 20 одноименными информационными входами триггера 18, который закрывает элемент И первого и второго мультиплексоров, выходы 22 и открывает элемент И 21, При этом сфор- которых соединены с первым и вторым вхомированный вдальнейшем сигнал перепал- дами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вынения с выхода счетчика 12 сбрасывает в ход которого является контрольным нулевой состояние триггер 18, но не уста выходом устройства, синхровход устройстнавливаеттоиггер 5, запрещая инкременти- ва соединен с синхровходами первого и вторование счетчика 11. Таким образом, этап рого счетчиков, суммирующий вход первого контроля, в котором получен неверный ре- счетчика соединен с выходом переполнения зультат из-за записи новой информации в второго счетчика, вход задания один из блоков памяти, повторяется. 30 р е ж и.м а р.а б о т ы у с т р о й с тУстройство позволяет реализовать по- ва соединен с входом запуска генератор следовательный и выборочный режимы ра- тактовых импульсов, выход которого соедиботы контроля информации и режим ненсо счетным входом третьегосчетчика,с непосредственного вывода данных. При первыми входами первого и второго элеэтом в устройстве предотвращается выдача 35 ментов И, разрядные выходы третьего счет- пользователю неверных результатов конт- чика являются выходами кода числа тактов роля, искажЕнных произвольной записью контроляустройства,выходвторогоэлеменинформации в блоки памяти, обеспечиваю- та И соединен с входом суммирования втощей, в свою очередь, отсутствие процессов рого счетчика и с входом сброса первого старения информации вследствие своевре триггера, прямой и инверсный выходы котоменной записи новых данных практически рого соединены соответственно с вторыми без задержки в соответствуюшие блоки па- входами второго и первого элемента И, мяти, группы информационных входов первого иСигналы о нарушении процесса контра- второго счетчиков являются первой и втоля поддерживаются до тех пор, пока поль рой группами входов задания начальныхусзователю не будет выдан результат ловий,устройства, отличающееся тем, корректный) сравнения содержимого дан- что, с целью повышения достоверности конной пары блоков памяти; эти сигналы сни-троля, в него введены шифратор, два блока маются одновременно с установкой в сравнения, элемент ИЛИ, три триггера, два единичное состояние триггера 5. 50 элемента И, причем группа адресных входов устройства соединена с группой инфорФ ор мул а и зоб р ете н и я мационных входов шифратора, группа устройство для контроля информации, выходов которого соединена с первыми содержащее два дешифратора, группу эле- группами входов первого и второго блоков ментов ИЛИ г ппгруппу блоков памяти, два 55 сравнения, вторые группы. входов которых мультиплексора, три счетчика, два элемента соединены соответственно с группами вы- ИСКЛ ЮЧАЮ ЕИ, генератор тактовых импульсов, элемент ходов первого и второго счетчиков, являюЮЩЕЕ ИЛИ, первый триггер, щихся соответственно. выходами адреса причем группы разрядных выходов первого первого и второго анализируемых слов усти второго счетчиков соединены соответст- ройства, выходы "Равно" первого и второгова Заказ Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 блоков сравнения соединены соответственно с первым и вторым входами элемента ИЛИ и с входами установки второго и третьего триггеров, прямые выходы которых являются выходами индикации о 5 корректности проверки данных устройства, выход элемента ИЛИ соединен с входом установки четвертого триггера, прямой и инверсный выходы которого соединенц соответственно с первыми входами третьего и четвертого элементов И, выход третьего элемента И соединен с входом сброса четвертого триггера, выход четвертого элемента И соединен с входами сброса второго и третьего триггеров и входом установки первого триггера, выход переполнения третьего счетчика соединен с вторь:ми входами третьего и четвертого элементов И.