Усилитель считывания

СОЮЗ СОГ)Г ТСКИХ СО)ИАГ)ИС) ИЧГСКИ РЕСПУБЛИК 09 А 1 7/О ОМИТЕТОТКРЫТИЯ ОСУДАРСТВЕННЫ О ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ПИСАН БРЕ ЕН Г .А ч185 Р) 8 р 15,об оды 17 носится к В быть испол числительзовано при мяти, ие быстро- а счет сниыходов и ности прелнении им езист ые вь Ор тый 19 и пятыйные элементы,и 22илитель работ 1 сторы, разде енные на диоых схем пая- повыше четвелите ыпо итывания агрузки х 21 Ус ае брачнои спосо я при вып чника опор го напря К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к вычислительной технике и может быть использовано присоздании интегральных схем памяти, Цель Изобретение от ной технике и может создании интеграль Цель изобретен действия усилителя жения емкостной повышение нагрузо обраэователя уровн также функций исто жения, На чертеже приведена схема усилителя считывания,Усилитель считывания содержит ключевые входные элементы, выполненные на транзисторах 1 и 2, шину 3 питания. информационные входы 4 и 5 усилителя считывания, первый б и второй 7 резисторы, первый и второй преобразователи уровня, выполненный каждый на двух транзисторах 8, 9 и 10, 11 соответственно, источник 12 опорного напряжения, первый 13 и второи 14 опорные элементы на транзисторах, трегий изобретения - повышение быстродействия усилителя считывания эа счет снижения емкостной нагрузки выходов и повышение нагруэочной способности преобразователя уровня при выполнении им также функций источника опорного напряжения, Усилитель содержит ключевые входные элементы, выполненные на транзисторах, шину питания, резисторы, преобразователи уровня, выполненные на транзисторах, источник опорного напряжения, опорные элементы на транзисторах, разделительные элементы на диодах, общую шину, входы и выходы устройства 1 ил ю шину 16, информацион усилителя считывания,эомНа входы 4 и 5 усилителя подается дифференциальный сигнал, При подаче на вход 4 сигнала высокого уровня, а на вход 5- низкого, сигналы на базах транзисторов 1 и 2 транслируются соответственно через равные резисторы 6 и 7 на базы двухэмиттерных транзисторов 8, 9 и 11, 10, При этом транзистор 8 открыт, а транзистор 11 закрыт, змиттерный ток транзистора 8 открывает транзистор 9, при этом транзистор 10 закрыт, Напряжение на выходе 17 снижае- ся за счет падения напряжения на резисторе 19 от протекания тока по цепи шина 3 питания - резис 1 ор 19 - коллектор - эмиттер транзистора 9 - резистор 15 - общая шина16. Напряжение на выходе 18 остается равным ОопПереходы база - эмиттер транзисторов 13 и 14 соединены параллельно, следовательно, коллекторные токи этих транзисторов равны, поэтому при одинаковом сопротивлении резисторов б и 7 разность напряжений на базах транзисторов 8 и 11 равна разности напряжений на входах 4 и 5.При подаче на вход 4 сигнала низкого уровня, а на вход 5 высокого соответственно изменяются на противоположные напряжения на выходах 17 и 18 усилителя считывания.Двухэмиттерные транзисторы 8 и 9, 11 и 10 соответственно образуют составные транзисторы, что значительно увеличивает нагрузочную способность преобразователя уровня. Заключительный этап заряда входной емкости транзисторов 1 и 2 при их включении осуществляется эмиттерным током транзисторов 8 или 11 соответственно, что приводит к уменьшению времени включения, так как коллекторный ток транзистора 8 и 11 во время включения практически не ограничен,Формула изобретения Усилитель считывания, содержащий первый и второй ключевые входные элементы, выполненные на транзисторах, базы которых являются информационными входами усилителя считывания, коллекторы подключены к шине питания, в эмигтеры соединены с первыми выводами первого и второо резисторов, первый и второй опорные элементы, выполненные на транзисторах, эмиттеры которых подключены к общей 5 шине, а базы соединены между собой и через третий резистор с общей шиной, коллекторы этих транзисторов соединены с катодами первого и второго разделительных элементов на диодах, аноды которых 10 соединены с вторыми выводами первого ивторого резисторов соответственно, первый и второй преобразователи уровня, каждый иэ которых выполнен на двух транзисторах, базы первых транзисторов 15 преобразователей уровня подключены квторым выводам первого и второго резисторов, коллекторы соединены с шиной питания, а эмиттеры объединены и соединены с выходом источника опорного напряжения, 20 эмиттеры вторых транзисторов преобразователей уровня объединены и подсоединены к третьему резистору, а коллекторы являются информационными входами усилителя считывания и соответственно через 25 че 1 вертый и пятый резисторы соединены сшиной питания, отл и ча ю щи йс я тем, что, с целью повышения быстродействия усилителя считывания, первые транзисторы преобразователей уровня выполнены двух- ЭО эмиттерными, вторые эмиттеры которых соединены с соответствующими базами вторых транзисторов обоих преобразователей уровня.1658209 Составитель В, ГордоноваТехред М.Моргентал орректор С. Черни едактор Н. Рогулич Заказ 1716 Тираж 350 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГК 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101