Асинхронный распределитель импульсов

(50 4 Н 03 К 17/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРМф 1022309, кл, Н 03 К 17/00,22,0282.Авторское свидетельство СССРВ 1064461, кл, Н 03 К 17/00,19.05.82.(57) Изобретение относится к вычислительной технике и мокет быть использовано в системах коммутации и передачи данных. Цель изобретения - упоощение устройства. Асинхронный распределитель импульсов АРИ) содержит ячейки 1 в калдом разряде, каждая из которых состоит из триггера 2 и злемента И-НЕ 3. Триггер 2 содерлжт нагрузочные элементы (НЭ) 4 и МДП-транзисторы 5-7. Элемент И-НЕ 3 содерлитИДП-транзисторы 8-10 и НЭ 11. АРИсодерзит также шину 12 питания, общуюшину 13, шину 15 установки, выходнуюшину 17. АРИ имеет простую электрическую схему. 1 ил.113707Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах коммутации и передачи данных.Целью изобретения является упрощение устройства за счет уменьшения числа транзисторов в разрядной ячейке распределителя путем выполнения триггера каждой ячейки на МДП-транзисторах и непосредственного соединения стоков МДП-транзисторов разноименных плеч триггеров соседних ячеек.На чертеже приведена принципиальная схема асинхронного распределите ля.Устройство содержит ячейки 1 в каждом разряде, каждая из которых состоит из триггера 2 и элемента И-НЕ 3. Триггер 2 содержит два нагрузоч ных элемента 4 и три МДП-транзистора 5-7. Элемент И-НЕ 3 содержит три МДП-транзистора 8-10 и нагрузочный элемент 11.Нагрузочные элементы 4 триггера 2 25 включены между шиной 12 питания и стоками соответственно первого 5 и третьего 7 МДП-транзисторов триггера 2.Нагрузочные элементы 4 и 11 могут 30 быть выполнены также в виде , Д-транзисторов. Триггеры 2 и элементы И-НЕ 3 включены между шиной 12 питания и общей шиной 13. Первый 5 и второй 6 МДП-транзисторы триггера 2 соединены последовательно, причем исток второго МДП-транзистора 6 подключен к общей шине 13.Затвор первого МДП-транзистора 5, являющийся первым входом триггера, 40 соединен с первым входом 14 элемента И-НЕ 3 и подключен к шине 15 установки соответствующей ячейки Затвор второго МДП-транзистора 6 триггера 2, являющийся вторым входом триггера 2, подключен к стоку третьего МДП-транзистора 7. Сток первого МДП-транзистора 5, являющийся первым выходом триггера 2, соединен с затвором третьего МДП-транзистора 7, являющимся третьим входом триггера 2, и подключен к второму входу 16 элемента И-НЕ 3. Выходная шина 17 1-и ячейки,являющаяся выходом элемента И-НЕ 3 этой ячейки, подключена к шине 15 установки последующей (1+1 ) ячейки 1 и к третьему входу 18 элемента И-НЕ 3 предыдущей (1-1) ячейки 1,Исток третьего 65МДП-транзистора 7 триггера 2 1-й ячейки 1 подключен к точке последовательного соединения первого 5 и второго 6 МДПтранзисторов триггера 2 последующей(1+1)-й ячейки 1,Устройство работает следующим образом.Установка (1-1) яче йки 1 производится подачей на ее шину 15 установки нулевого логического уровня (низкого потенциала). При этом в триггер 2 этой ячейки записываетсят.е, МДП-транзисторы 5 и 8 закрываются, после чего открывается МДП-транзистор 7, и на затворе МДП-транзистора 6 появляется низкий потенциал,закрывающий этот транзистор, в результате чего на выходной шине 17(1-1)-й ячейки 1 сохраняется высокий потенциал до тех пор, пока низкий потенциал сохраняется на ее шинеустановки 15,После того как на шине 15 установки (1 - 1)-й ячейки 1 появится высокий потенциал, открывающий МДПтранзистор 8, низкий потенциал установится на выходной шине 17 этойячейки 1 и поступит на шину установки 15 последующей 1-й ячейки 1, в результате чего в триггер 2 этой ячейки также будет записана "1",Далее произойдет установка (1+1)-йячейки 1, процесс которой аналогиченрассмотренному, Существенно, что дотех пор, пока в триггере 2 1-й ячейки 1 записана "1", в такой же триггер 2 (1-1)-й ячейки 1 не может бытьзаписана "1". Действительно, приэтом на истоке МДП-транзистора 7 имеется высокий потенциал, который поддерживает высокий потенциал на стоке того же МДП-транзистора 6 триггера 2. Поэтому подача на шине 15 установки (1-1)-й ячейки 1 низкогопотенциала до того, как 1-я ячейкаперейдет в исходное состояние (т,е,в триггер 2 этой ячейки будет запи 11 исан 0 ) , вызовет лишь появление высокого потенциала на стоке МДП-транзистора 8,Элементы И-НЕ 3 соседних ячеек 1 образуют триггер, поэтому выходные шины 17 этих элементов не могут одновременно обладать низким потенциалом, т.е. низкий потенциал .на выходной шине 17 1-й ячейки 1 поддерживает высокий потенциал на выходной ши з 1 З 707не 17 (1-1)-й ячейки 1. Поэтому подача на шине 15 установки сигналаустановки (1 - 1)-й ячейки 1 не вызывает появления низкого потенциала навыходной шине 17 этой ячейки и изменения сигнала на выходной шине 17(1-1)-й ячейки,Таким образом, повторная установка (1-1)-й ячейки 1 осуществляетсялишь после того, как 1-я ячейка 1окажется в исходном состоянии,Следовательно, при повторной инициации работы асинхронного распределителя до того как завершится предыдущий цикл его работы, последующаяволна установок ячеек не достигнетпредыдущей, так как между ними всегда будет находиться по крайней мереодна ячейка в исходном состоянии,чтообеспечивает правильное функционирование распределителя в мультимикропрограммном режиме.В предложенном асинхронном распределителе каждая ячейка требует для 25своей реализации девять МДП-транзисторов, тогда как в рапределителе-прототипе - десять МДП-транзисторов, Таким образом, предложенное техническое решение дает экономию оборудования на 103, чем достигается постав -ленная цель. формула изобретенияАсинхронный распределитель импульсов, содержащий в каждом разряде ячейки, каждая из которых состоит из 65 4триггера и элемента И-НЕ, первый входтриггера соединен с первым входомэлемента И-НЕ и подключен к шине ус-,тановки той же ячейки, первый выходтриггера подключен к третьему входутриггера и второму входу элементаИ-НЕ, а второй выход триггера соединен с вторым входом триггера, причемпервый и второй входы триггера подключены по схеме И, выходная шина-й ячейки, являющаяся выходом элемента И-НЕ, подключена к шине установки последующей (1+3 )-й ячейки итретьему входу элемента И-НЕ предыдущей (1-1 )-й ячейки, о т л и -ч а ю щ и й с я тем, что, с цельюупрощения, триггер каждой ячейки выполнен в виде двух нагрузочных элементов и трех МДП-транзисторов, при"чем затворы первого и второго МД 1 транзисторов, которые соединены последовательно, являются соответственно первым и вторым входами триггера,а нагрузочные элементы включены между шиной питания и стоками соответственно первого и третьего МДП-транзисторов, являющимися соответственнопервым и вторым выходами триггера,затвор третьего МДП-транзистора является третьим входом триггера, истокподключен к точке последовательногосоединения первого и второго МДПтранзисторов триггера последующей(+1)-й ячейки, а исток второго МДПтранзистора триггера соединен с общей шиной,(Йб Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5