Преобразователь биполярного кода в однополярный

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ ТЕЛЬСТВ(1) М Кт 3 22) Заявлено 270881 (21) 3332292/18-2присоединением заявки Мо Н 03 К 13/24Н 03 К 5/00 Государственный к СССР во делам изобре и открытийомитет Приорите Опубликован 681.325 (088.8) ата опубликованияописания 07038(72) Авторы изобретения кий и ЯП; ТВжкуНДт.В мой айвор Заявител ганрогский р им. В.Д. иотехнический инстлмыкова 54) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОВ ОДНОПОЛЯРНЫЙ альоИзобретение относится к проводной связи и предназначено для приема и преобразования кодовых сигналов (одно- или двуполярных) с проводной симметричной линии связи, в частности для преобразования биполярного самосинхронизирующегося кода в однополярные импульсы.Известен преобразователь биполярного сигнала в однополярный, содержащий входное пороговое устройство, элемент ИЛИ-НЕ с инверсными входами и кБ-триггерт причем выходы порогового устройства являются входами всего устройства, выходы порогового устройства соединены с инверсными входами элемента ИЛИ-НЕ, а также с входами ЙЯ-триггера 13.Данное устройство позволяет принимать на входе самосинхронизирующийся биполярный код, однако оно обладает низкой помехозащищенностью к синфазным помехам в линии связи.Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому является устройство, содержащее резистивно-емкостные цепи согласования линии связи,дифференциальный усилитель, два ключевых элемента, элементы И-НЕ и узел 03.83, Бюллетень М 9 (53 регистрации парофазной помехи, причем резистивно-емкостные цепочкивключены между входами дифференциного усилителя и шиной нулевого итенциала, первый и второй выходыдифференциального усилителя соединены с входами соответственно первого и второго ключевых элементов,выходы которых соединены с входамиэлемента И-НЕ и с входами узла регистрации парофазной помехи, выходэлемента И-НЕ является информационным выходом приемника 23.Данное устройство обладает более высокой устойчивостью к синфазным помехам, чем предыдущее, однако также имеет ряд недостатков. Устройство не декодирует троичного сигнала, так как выдает на выход либонулевой, либо единичный сигнал,т.е. не различает положительное иотрицательное напряжение между проводами линии связи и в обоих случаях выдает единичный сигнал на вы ходе. Поэтому оно не может, как предыдущее, декодировать биполярныйсамосинхронизирующийся код. Низкая.помехоустойчивость к парофазнымимпульсным помехам, не нарушающим ЗО чередование полярностей импульсов10 15 20 25 35 40 50 в линии, объясняется тем, что вход 1 ные емкости резистивно-емкостных цепей согласования линии имеют небольшую величину и заряжаются через низкое выходное сопротивление линии связи. Поэтому короткие парофазные помехи вызывают срабатывание диф, ференциального усилителя и, если такая помеха не нарушит чередования . полярностей, произойдет искажение передаваемой информации. Низкая помехоустойчивость к синфазным помехам обусловлена тем, что входные сигналы с линии подаются непосредственно на входы дифференциального усилителя.Цель изобретения - повышение помехоустойчивости, надежности и расширение функциональных воэможностей путем обеспечения декодирования троичных кодов.Для достижения указанной цели в преобразователь биполярного кода в однополярный, содержащий дифференциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилителя, введены второй дифференциальный усилитель, четыре делителя, два фильтрующих конденсатора, элемент ИЛИ и выходной усилитель, причем входы первого и второго делителей подключены к первому входу устройства, входы третьего и четвертого делителей подключены к второму входу устройства, первый и второй фильтрующие конденсаторы включены соответственно между выходами первого и третьего, второго и четвертого делителей, выходы первого и четвертого делителей соединены с прямосмещенными входами соответственно первого и второго дифференциальных усилителей, выходы второго и третьего делителя соединены с обратносмещенными входами соответственно второго и первого дифференциальных усилителей, выход второго дифференциального усилителя соединен с входом второго ключевого элемента, выходы ключевых элементов подключены к соответствующим входам элемента ИЛИ, выход которого подключен к выходу синхронизации устройства, выход второго ключевого элемента через выходной усилитель подключен к информационному выходу устройства.На фиг. 1 приведена электрическая принципиальная схема устройства; на фиг. 2 - временная диаграмма работы устройства.Устройство содержит первый и втот рой дифференциальные усилители на транзисторах 1 и 2, 3 и 4 соответственно, ключевые элементы на транзисторах 5 и б, элементы ИЛИ на транзисторах 7 и 8, выходной усилитель на транзисторах 9 и 10, делители напряжения на резисторах 11-18, фильтрующие конденсаторы 19 и 20, резисторы 21-35.Устройство работает следующим образом.При дифференциальном напряжении между первым и вторым входом по модулю меньше пороговой величины, задаваемой резисторами 21, 12 и 31, 17 соответственно в первом и втором дифференциальных усилителях, транзисторы 1 и 4 открыты, транзисторы 3, 2, б и 5 закрыты, на информационном выходе и выходе синхронизации будут низкие уровни напряжения, так как транзисторы 10 и 8 будут открыты и насыщены. Резисторы 28 и 35 могут быть соединены с коллекторами транзисторов 8 и 10 или не соединены в зависимости от характера нагрузки на выходах устройства.При синхронном нарастании или уменьшении напряжения в линии связи, например, как показано на фиг.2, + 7 Вв момент времени 1 или до -7 В в момент времени С преобразователь остается в исходном состоянии и на его выходах низкие напряжения. Диаграмма выходных напряжений устройства (фиг. 2) показана для случая, когда резисторы 28 и 35 соединены с коллекторами транзисторов 8 и 10.Если происходит парофазное изменение напряжения в линии связи, например увеличение напряжения на первом входе относительно второго входа до пороговой величины, то происходит переключение второго дифференциального усилителя, открываются транзисторы 3, б, 9 и 7, ,закрываются транзисторы 10 и 8 и на выходах устройства появляются высокие уровни напряжения, т,е. синхроимпульс и информационный импульс. Когда парофаэное напряжение . между первым и вторым входами отрицательное и больше (по абсолютной величине) заданного порога, переключается первый дифференциальный каскад, открываются транзисторы 2, 5 и 7 и появляется высокое напряжение на выходе. синхронизации. Инфор- . мационный выход в этом случае имеет низкий уровень напряжения, Делители входного напряжения обеспечивают уменьшение амплитуды сигналов на базах транзисторов дифференциальных усилителей, что позволяет увеличить максимально допустимое синфазное входное напряжение до 10 В, а допустимое парофазное напряжение - до ,15 В, Фильтрующие конденсаторы 20 и 19 образуют ийтегрирующие цепочки соответственно с резисторами 13, 18, 11 и 16,что позволяет повысить1003334,формула изобретения 35 40 парофазную помехоустойчивость за счет срезания импульСных наводок с длительностью, меньшей длительности информационных сигналов. Элемент ИЛИ обеспечивает сигнализацию о на,личии в линии парофазной разности напряжений между проводами, а выход" ной усилитель указывает полярность этого напряжения.Таким образом, введение новых элементов-делителей, фильтрующих конденсаторов элемента ИЛИ, выхбд.ного усилителя - позволяет повысить устойчивость устройства к парофазным помехам и допустимый уровень входных синфазных и парофазных нап ряжений, существенно расширить функциональные воэможности устройства. Предлагаемый преобразователь может декодировать парофазные сигналы обычных ТТЛ-формирователей, квазитроичные сигналы, биполярный код в условиях синфазных помех, превышающих по амплитуде напряжение питания преобразователя (синфазные помехи до 10 В при питании +5 В) . По 25 сравнению с существующими ЭСЛ дифференциальными приемниками предлагаемый преобразователь обладает бо.-. лее высокими помехоустойчивостью и надежностью и более широкими 30 функциональными возможностями. Преобразователь биполярного ко" да в однополярный, содержащий дифФеренциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилителя, о т л и ч а ю щ и й с я тем, что, с целью повышения его помехоустойчивости, надежности и расширения функциональных возможностейпутем обеспечения декодирования.троичных кодов, в него введены второй дифференциальный усилитель, четыре делителя, два Фильтрующих конденсатора, элемент ИЛИ и.выходнойусилитель, причем входы первого ивторого делителей подключены к первому входу устройства, входы третьего и четвертого делителей подключены к второму входу устройства,первый и второй фильтрующие конден"саторы включены соответственно между выходами первого и третьего, вто-,рого и четвертого делителей, выходы первого и четвертого делителейсоединены с прямосмещенными входами соответственно первого и второгодифференциальных усилителей, выходывторого и третьего делителей соединены с обратносмещенными входами соответственно второго и первого дифФеренциальных усилителей; выход второго дифференциального усилителясоединен с входом второго ключевого элемента, выходы ключевых элементов подключены к соответствующимвходам элемента ИЛИ, выход которого подключен к выходу синхронизацииустройства, выход второго ключевого элемента через выходной усилительподключен к информационному выходуустройства. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 595853, кл. Н 03 К 5/00,15.07,76.2. Семенов А,А. Приемопередатчики с квазитроичной кодировкой инФормации для симметричной линйисвязи. ОИЯИ 11-11627, Дубна, 1978,с. 6, рис. За. - РЖ "Электросвязь",1979, Р 1, реферат 1.64.325.1003334 ВНИИПИ Заказ 1589 Тираж 934 Подписное филиал ППП "Патент", г,Ужгород, ул.Проектная