Устройство преобразования уровней сигналов на кмдп транзисторах

(54) У НЕЙ СИ (57) ти имп исполь У 33 88. 8)4380710,05.02.81.Нагг 1 з 1,1.пеаггойцсгз", 19 еля асти-6 схем. гг Ваай ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Патент США Укл. Н 03 К 19/094,Каталог фирмыПага Асцц 1 з 1 г 1 оп Р СТРОЙСТВО ПРЕОБРАЗОВАНИЯ УРОВГНАЛОВ НА ЩДП-ТРАНЗИСТОРАХ зобретение относится к обласульсной техники и может быть зовано в качестве формировапреобразователя уровней сигв интегральными микросхемах, в сти для согласования по уровгналов КИДП и ТТЛ логических Целью изобретения является уп 3 1506543 рощение устройства и повышение его быстродействия. Цепь достигается за счет уменьшения числа МДП-транзисторов в устройстве и уменьшения вели 5 чины постоянных времени цепей пере- заряда узловых емкостей, определяющих быстродействие устройства. При этом уменьшены емкостные нагрузки и суммарная величина сопротивлений 10 транзисторов в открытом состоянии.Устройство содержит 18 МДП-транзисторов, из которых транзисторы 1-9имеют канал р-типа, а транзисторы10-18 - канал п-типа. Устройствоснабжено также инверсным 19 и прямым20 выходами, входом 21, двумя шинамипитания 22 и 23 и двумя шинами 24и 25 опорного напряжения, 1 ил.Изобретение относится к импульсной технике и может быть использовано в качестве преобразователя уровней сигналов или формирователя импульсов в интегральных микросхемах, в частности при формировании сигналов КМДП-схем от входных сигналовТТЛ-схем.Цель изобретения - упрощение устройства и повышение его быстродействияЦель достигается путем уменьшения числа МДП-транзисторов в устройстве и уменьшения величины постоянных времени цепей перезаряда узловых емкостей, определяющих быстродействие устройства.На чертеже приведена принципиальная схема устройства преобразования уровней сигналов на ЩЦП-транэисторах.Устройство содержит восемнадцать транзисторов, причем транзисторы 1-9 имеют канал р-типа, а транзисторы 10-18 - канал п-типа. 40Устройство снабжено также инверсным выходом 19, прямым выходом 20, входом 21, двумя шинами 22 и 23 питания и двумя 24 и 25 шинами опорного напряжения. 45Вход 21 устройства соединен с затворами транзисторов 9 и 17, подложки которых подключены соответственно к первой 24 и второй 25 шинам опорного напряжения, к которым подключены также в свою очередь истоки и подложки соответственно транзисторов 18 и 8, затворы которых соединены с затворами транзисторов 2, 11, 4 и 13, а также со стоками транзисторов 18 и 8.Стоки транзисторов 1, 2 и 17 объединены и подключены к затвору транзистора 3, а объединенные стоки транзисторов 9-11 подключены к затвору транзистора 12.Затворы транзисторов 1, 5, 10 и 14 объединены и подключены к объединенным между собой стокам транзисторов 3, 4 12 и 13. Стоки транзисторов 5 и 14 объединены и подключены к затворам транзисторов 6 и 15, а также к инверсному выходу 19, Стоки транзисторов 6 и 15 подключены к прямому выходу 20 и к объединенным между собой затворам транзисторов 7 и и 16.Истоки и подложки транзисторов 1-7 подключены к первой шине 22 питания, а истоки и подложки транзисторов 10- 16 - к второй шине 23 питания.Транзисторы 1, 4, 10 и 13 являются нагрузочными и имеют высокое сопротивление канала в открытом состоянии, Остальные транзисторы являются ключевыми и обладают низким сопротивлением канала в открытом состоянии.Устройство работает следующим образом.На шины 22 и 23 питания подаютсянапряжения, которые соответствуют уровням сигналов КМДП-схем, например +, - 15 В. На шины 24 и 25 опорного напряжения подаются напряжения низкого уровня, соответствующие, например, напряжениям питания ТТЛ-схем.Относительно напряжений на шинах 24 и 25 на вход 21 подается логический сигнал с небольшой амплитудой, например, от ТТЛ-схемы.На выходах 19 и 20 при этом формируются в противофазе сигналы с большой амплитудой в соответствии с напряжениями на шинах 22 и 23 питанияПусть в исходном состоянии на инверсном выходе 19 уровень напряжения совпадает .с напряжением на шине 22 питания, а на прямом выходе 20 - с6543 50 55 5 150 напряжейием на шине 23 питания. При этом транзисторы 2, 4 и 8 закрыты, а транзисторы 11, 13 и 18 открыты, открыт также транзистор 1, а транзистор 10 заперт.При подаче на вход 21 уровня напряжения, совпадающего с напряжением на шине 25 опорного напряжения в узле, образованном стоками транзисторов 17, 1, 2 через транзисторы 17 и 18 устанавливается уровень напряжения, близкий к напряжению на шине 24 опорного напряжения. Через открывшийся транзистор 3 в узле, образованном стоками транзисторов 3, 4, 12, 13 и затворами транзисторов 5, 14, 1, 10, устанавливается напряжение, близкое к напряжению шины 22 питания, которое закроет транзистор 5 и откроет транзистор 14. В узле, образованном стоками транзисторов 5, 14 и ицверсным выходом 19, устанавливается напряжение, совпадающее с напряжением на шине 23 питания. Транзистор 15 закрывается, транзистор 6 открываетсн. В узле, образованном стоками транзисторов 6, 15, затворами транзисторов 7, 16 и прямым выходом 20 устанавливается напряжение, совпадающее с напряжением на шине 22 питанияЗакрывается транзистор 7, открывается транзистор 16, В узле, образованном стоками транзисторов 7, 16, устанавливается уровень напряжения, совпадающий с напряжением на шине 23. Этот уровень напряжения открывает транзисторы 4, 2, 8 и закрывает транзисторы 13, 18, 11. Через открытьп транзистор 2 в узле, обра - зованном стоками транзисторов 1, 17, 2 и затвором транзистора 3, устанавливается исходный уровень напряжения, совпадающий с напряжением на шине 22 питания, который закрывает транзистор 3Уровень напряжения, установившийся в узле, образованном стоками транзисторов 3, 4, 12, 13, сохраняется благодаря открытому транзистору 4. Напряжение в узле, образованном стоками транзисторов 9, 10, 11, от рассматриваемого входного воздействия не изменяется, совпадает с уровнем напряжения ца шине 23 и поддерживается на этом уровне после закрывания транзистора 11 открытым транзистором 10. Открывание транзистора 8 и закрывание транзистора 11 подготавливает схему к следующе 10 15 20 25 30 35 40 45 му переключению по входному сигналу совпадающему по уровню напряжения с напряжением на шине 24 опорного напряжения. Подача на вход 21 схемы этого сигнала приводит к открыванию транзистора 9. Через открытые транзисторы 8 и 9 в узле, образованном стоками транзисторов 9, 10, 11, устанавливается напряжение, близкое к напряжению на шине 25 опорного напряжения. Этот уровень напряжения открывает транзистор 12. В узле, образованном стоками транзисторов 3, 4, 12, 13, устанавливается уровень напряжения, близкий к напряжению на шине 23 питания.Далее переключение узлов схемы происходит в той же последовательности, которая приведена для первого переключающего сигнала, В результате этих переключений в узле, образованном стоками транзисторов 7, 16, устанавливается уровень напряжения, совпадающий с напряжением на шине 22 питания. Этот уровень напряжения закрывает транзисторы 4, 2, 8 и открывает транзисторы 1318, 11. Через открытьп транзистор 11 в узле, образованном стоками транзисторов 9, 10, 11, устанавливается исходньп уровень напряжения, совпадающий с напряжением на шине 22 питания, ко торый закрывает транзистор 12. Уро- вень напряжения, установившийся в узле, образованном стоками транзисторов 3, 4, 12 и 13, сохраняется открытым транзистором 13. Напряжение в узле., образованном стоками транзисторов 1, 2, 17, от рассматриваемого второго входного воздействия не изменяется, совпадает с напряжением питания на шине 22 и поддерживается на этом уровне после включения транзистора 2 открытым транзистором 1. На этом цикл переключений заканчивается, состояние схемы соответствует состоянию, принятому эа исходное. Предлагаемое устройство содержит на два ИДП-транзистора меньше. . Скорость переключения повышена как эа счет снижения емкостной нагрузки в узлах схемы, поскольку общее число транзисторов меньше, так и за счет уменьшения суммарного сопротивления в цепях переключения узловых емкостей при соответствующем выборе параметров транзисторов. Так сопро1506543 Составитель В.ЛементуевРедактор С.Патрушева Техред М,Моргентал Корректор Т.Малец Заказ 5446/55 Тираж 884 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕ 1 ( ССР 113035, Москва, Ж, Раушская наб д, 4/5Производственно-издательский комбинат "Патент", г.ужгорол, ул. Гагарин,1) тивления транзисторов 8 и 18 в открытом состоянии могут быть выбраны достаточно малыми, с тем, чтобы они неоказывали заметного влияния на времяпереключения5Предлагаемое устройстцо может работать на достаточно большую емкостную нагрузку в виде КАП-логи-:ческих схем и может быть использовано также для коммутации аналоговыхсигналов,формула изобретениячУстройство преобразования уровнеисигналов на КМЦП-транзисторах, содержащее восемнадцать транзисторов,из которых первые девять имеют каналр-типа, а остальные - канал п-типа,затвор первого транзистора соединенс- затворами пятого, десятогО и че-.тырнадцатого транзисторов и со стоками третьего, четвертого, двенадцатого и тринадцатого транзисторов,затвор второго транзистора соединенс затворами четвертого, одиннадцатого, тринадцатого транзисторов и состоками седьмого и шестнадцатоготранзисторов, затвор третьего транзистора соединен со стоком второготранзистора, затвор двенадцатоготранзистора соединен со стоком одиннадцатого транзистора., затвор шестого транзистора соединен с затворомпятнадцатого транзистора, со стокамипятого и четырнадцатого транзисторов35и с инверсным выходом, затворы седьмого и шестнадцатого транзисторов.соединены и подключены к стокам шестого и пятнадцатого транзисторов ик прямому выходу, затвор семнадцатого транзистора соединен с затворомдевятого транзистора и с входом устройства, истоки и подложки транзисторов с первого по седьмой подключены к первой шине питания, ис"токи и подложки транзисторов сдесятого по шестнадцатый подключены к второй шине питания, подложка семнадцатого транзистораподключена к первой шине опорногонапряжения, подложка девятого транзистора подключена к второй шинеопорного напряжения, затворы восьмого и восемнадцатого транзисторов соединены, о т л и ч а ю щ е е с я темчто, с целью упрощения и повышениябыстродействия, стоки первого, второго и семнадцатого транзисторов объединены, исток семнадцатого транзистора соединен со стоком восемнадцатого транзистора, исток и подложкакоторого подключены к первой шинеопорного напряжения, а стоки девятого, десятого и одиннадцатоготранзигторов также объединены и исток девятого транзистора соединен состоком восьмого транзистора, истоки подложка которого подключены квторой шине опорного напряжения, азатвор восьмого транзистора соединен со стоком седьмого транзистора.