Логический элемент на мдп-транзисторах

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 Н 03 К 19/О ОПИСАНИЕ ИЗОБРЕТЕНИ ТОР СКОМУ ЕЛЬСТВ 4(54) (57) ЛОГИЧЕСКИЙ МДП ТРАНЗИСТОРАХ, с спецоватепьно вкпюченны питания и общей шиной н ЭЛЕМЕНТ Н цержащий помежцу шико грузочный й М ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПо ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) 1. Патент США3кп. 307-205, 1973,2. Авторское свицетепьпо заявке :3312624/1кп. Н 03 К 19/094, 06.,801026315 транзистор, затвор которого поцключен к его истоку и к выхоцной шине, и логический транзистор, параллельно которому поцключен управляющий транзистор, причем затвор, логического тран. зистора через прохоцной транзистор поцкпючен к вхоцной шине, межцу затвором логического транзистора и общей шинойвключен цопопннтельный транзистор, а затворы управляющего и проходного транзисторов поцключены,к тактовой шине, отличающийсятем, что, с. цепью упрощения устройства, затвор цополнительного транзистора поцкпючен к выхоцной шине.1 О 25 ЗО 35 40 45 50 55 1Изобретение относится к вычислительной технике, в частности может найти применение при разработке цифровых интегральных устройствна МДП- транзисторах.Известно логического. устройство с защитой от цинамической помехи, соцержащее иагруэочный транзистор, управляющий транзистор, затвор которого поцключен к первой тактовой шине, логический транзистор, затвор которого поцкпючен.через прохоцной трмзистор к вхоцной шине, при этом заъ. вор прохоцного транзистора поцключен к первой тактовой шине, и четыре транзистора помехозащиты, причем первый и второй транзисторы образуютцинамический инвертор, вход которого поцключен к затвору. логического транзистора, а третий и, четвертый прецставцяют собой цм последовательно включенных разрядных транзистора, сток третьего подключен к затвору погического транзистора,а затвор - к выхоцу динамического инвертора, затвор четвертого транзистора подключен к второй тактовой шине, а исток- к первой тактовой шйне Г 1 3.Недостатками известного устройства являются:.его спожность и мапая надежность,так как устройство не срабатывает в случае большой помехи, когда напряжение помехи превышает значение порогового напряжения, и в случае действия асинхронной помехи, которая действует в момент времени, когда на первой и второй тактовых шинах цействует низкий уровень напряжения. Наиболеебпизким к прецпагаемому является погический элемент на МДП- транзисторах, обпацающий бопьшей на цежностью, соцержащйй поспецоватепьно включенные между шиной питания и общей шиной нагрузочвый транзистор затвор которого поцкпючен к его исток и к выхоцной шине, и логический транзистор, параплепьно которому поцкаочен управпяющий транзистор, причем затвор логического транзистора через прохоцной транзистор подключен к входной шине, межцу затвором погйческото транзистора и общей шиной вкпкчен цоцопнитепьный транзистор, затворы управпяющего и прохоцного транзисторов поцкпючены к тактовой шине2Нецостатком известного устройства явпяется его сложность,028318 . 2 Бель изобретения - упрощение устройства.Указанная цель достигается тем, что в логическом элементе на МДП- транзисторах, содержащем последовательно включенные межцу шиной питания и общей шиной нагрузочный транзистор, затвор которого подключен к его истоку и к выхоцной шине, и погический транзистор, параплепьно которому поц кпючен управляющий транзистор, причем затвор логического транзистора через прохоцной транзистор подключен и вхоцной шине, межцу затвором логического транзистора и общей шиной включенцопопнительный транзистор, а затворыуправпяющего и прохоцного транзисторов поцкпючены к тактовой шине, затворцополнитепьного транзистора подключенк выходной шине.На чертеже прецставпена электрическая принципиальнам схема устройства. Между шиной 1 питания и общей шиной 2 последовательно вкшочены нагрузочный транзистор 3, затвор которого подклю чен к его истоку и к выходной шине 4, и логический транэйстор 5, параллель но которому поцкпючен управляющий транзистор 6. Затвор погического транзистора 8 через проходной транзистор 7 подключен к вхоцной шине 8, между затвором транзистора .5 и общей шиной 2 вкпючен цополнитепьный,транзистор 9 Затворы транзисторов 6 и 7 поцкпючены к тактовой шине 10, затвор транзистора .9 поцкпючен к выхоцной шине 4.Устройство работает следующим образом.При поступлении на вхоцну шину 8 напряжения логического нупя (низкий уровень), а на затворы транзисторов 7 и 6 - напряжения логической единицы(высокий уровень), происхоцит разряц емкости хранения, образованной емкостью мтвора транзистора 5, через открытый прохоцной транзистор 7, в результате чего яа затворе транзистора 8 устанавпимется низкий уровень напряжения. . На выхоцной шине 4 также устанавливается напряжение логического нуля, так как транзистор 6 открыт, Носпеокончания действия тактовых импульсов траяэйсторы 6 и 7 закрываются, по гический транзистор 8 также закрыт и выхоцное напряжение на шине % на-. растает цо величины напряжения шины1 питания. При этом через параэитнуюемкость затвор сток логического тран:зистора 8 и емкость хранения затвор3исток транзистора 8 по мере нарастания выхоцного напряжения протекает емкостной ток, в результате на затворе логического транэистрра 8 возрастает уровень напряжения (цинамическая помеха), вепичина которого опрецеляется соотношением этих емкостей, Но как только величина выхоцного напряжения цостигнет значения порогового, открывается дополнительный транзистор 9, . и заряц, обусповпенный цинамической помехой, через открытый транзистор 9 стекает на общую шину 3.Ввицу того, что величина напряжения помехи на затворе погического транзистора 5 опрецепяется емкостным целителем, то величина напряженияна затворе цополнитепьного транзистора 9 всегца цостигнет порогового напряже-. 025315 4ния раньше, чем вепичина напряженияна затворе логического транзистора 8цостигает вепичины порогового напряжьния, тем самым искпючается случайбопьшой помехи. Кроме того, цопопнитепьный транзистор 9 открываетсяпоспе окончания цействия тактовыхимпульсов и, образуя цепь стеканиязаряца с емкости хранения (емкость 1 О затвор исток транзистора 8) на общуюшину 2 независимо от времени появпв.ния помехи, обеспечивает защиту усеройства от асинхронной помехи,Логический элемент соцержит всегопять транзисторов и оцну тактовуюшину, что обеспечивает упрощение устройства и позвоцяет повысить нацежностьи уменьшить занимаемую им ппощацьна кристапле.Составитепь Е. ПетроваРецактор А. Ворович Техрец Л. Пекарь Корректор Г, ОгарЗаказ 4576/49 Тираж 936 ПодписноеВНИИПИ Гоусцарственного комитета СССРпо цепам изобретений и открытий113038, Москва, Ж 35, Раушская, наб., ц. 4/8фипиал ППП фПатентф, г. Ужногоц, уп. Проектная, 4