Дешифратор

(19) 111) 5 51)4 Н 03 М 7 22 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ БРЕТ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 24-24; 90 4-241 У 3 Бюл. тьев 65 (088 е свиде НОЗМ ий В.И. ретных с.144, н о ССС 1974. о техни й.- М ОПИСАНИ(57) Изобретение относится к вычилительной технике, Его применениепри создании устройств с ЭСЛ-элеметами позволяет повысить надежностьДешифратор содержит элементы И 1.Благодаря специфическим соединенияэтих элементов уменьшено их числосравнению с прототипом и исключеньинверторы входных сигналов7 з.пф-лы, 3 ил.45 АВС = А+ВС. 1 13362Изобретение относится к вычислительной технике и может быть применено при создании устройств с ЭСЛ- элементами.Цель изобретения - повышение надежности.На фиг.1 дана функциональная схема дешифратора с принципиальными схемами возможной реализации элементов И; 1 О на фиг. 2 и 3 - другие возможные выполнения пар элементов И.Дешифратор содержит элементы И 1-7 с первого по седьмой, входы 8 и выходы 9, Каждый из элементов 1-7 дешиф(; ратора может включать в себя источник 10 тока, первый-шестой транзисто" ры 11-16 одного типа проводимости, первый и второй резисторы 17 и 18, первую и вторую шины 19 и 20 опорного потенциала и шину 21 питания.Дешифратор работает следующим образом.В первом варианте реализации элементов И (фиг.1) сигнал на выходах, 25 например, элемента И 5 формируется так. Транзисторы 14 и 15 обеспечивают получение коньюнкцииинверсий их входных сигналов, транзистор 11 формирует ее дизъюнкцию с инверсией сиг- ЗО нала, поступающего через транзистор 13. Если транзистор 12 обуславливает конъюнкцию полученного результата.с повторением сигнала на входах 8 через А,В,С, то сигнал на прямом выходе элемента И 5 получится так:35(ЛЯ+С) С = АВСНа инверсном выходе элемента И 5 будет сигнал АВС=А+В+С.Благодаря соединению "Монтажное И" 40 на прямом выходе элемента 6 И появитсн сигнал (Аев(С) (Вес) С =АЗС а на иднерснон выходе - сигнал (ВеС) С = =ВО=В+С.Аналогично формируются сигналы на выходах элементов И 1-4.В седьмом элементе И 7 на прямом и инверсном выходах реализуются функции;А+ВС = АВС 50 При этом благодаря соединению "Монтажное И" на восьмом выходе дешифратора появится функция 55),А+В+С) ),В+С) . (А+С/ /А+В) = АВС. Во втором варианте сигнал на прямом выходе, например, элемента И 5 51 2сформируется н соответствии с выражением АВ(А+В+С) = АЙС,Сигнал на прямом выходе элемента И 6 будет соответствовать выражению. В/В+С/ /А+В+С/ = АВС. В третьем варианте эти сигналыформируются так же,Первый и второй варианты реализации элементов И дешифратора по динамическим характеристикам и по количеству компонентов эквивалентны:, Однако дешифратор, в котором элементыИ реализованы по первому варианту,имеет меньший входной ток.Если пренебречь базовыми токамитранзисторов 13 элементов И, которыевыполняют функции эмиттерных повторителей, максимальный входной токдля случая, когда на всех входах установлен высокий логический уровень,равен 7/3 величины тока источника 10тока, деленной на коэффициент р передачи тока базы в схеме ОЭ транзйсторов плюс единица. У дешифратора с выполнением элементов И по второму варианту максимальный входной ток,соответствующий входу 8 с высокимлогическим уровнем, когда на остальных входах 8 установлен логическийноль, равен трем токам источников 10тока, деленным на /1 +1.Дешифратор, у которого элементы Ивыполнены по второму варианту, имеетпреимущество, заключающееся в том,что первые транзисторы 11 в элементах 1-6 работают с нулевым напряже-.нием между базовым и коллекторнымвыводами, что снижает вероятностьвозникновения у них режима насыщенияв результате внешних воздействий и отклонения от номинального технологического процесса при формировании структуры транзисторов, вызывающих увеличение коллекторных сопротивлений, уменьшение пороговых напряжений коллекторного р-и перехода, и.т,д.Общий недостаток дешифратора с элементами И по первому и второму вариантам заключается в различии быстродействия элементов И при переключении их по разным ступеням, что приводит .к различию задержек переключения дешифратора при разных комбинациях изменения входных логических уровней и в некоторых случаях, даже к появлению недопустимых по уровню помех, з 133625В дешифраторе с элементами И по третьему варианту этот недостаток уменьшен благодаря особенности конструкции элементов И 1-6, вследствие чего достигается уменьшение разницы задержек в переключении элементов И по разным ступеням.Однако дешифратор, в котором элементы И выполнены по третьему вариан ту, имеет наибольший входной ток.Все же, несмотря на различия вариантов, предлагаемый дешифратор обеспечивает более высокую надежность, нежели известный, так как в нем на один элемент И меньше и отсутствуют инверторы входных сигналов.Формула изобретения 14вывод которого подключен к шине пи-тания, второй вывод источника токасоединен с эмиттерами первого и второго транзисторов, база первого транзистора соединена с эмиттером третьего транзистора, коллектор которогообъединен с первым выводом резистораи подключен к шине нулевого потенциала, коллектор первого транзистора соединен с эмиттером четвертого, пятого и шестого транзисторов, базы шестого и второго транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы третьего, четвертого и пятоготранзисторов являются соответственнопервым, вторым и третьим входами элемента И, коллекторы второго, четвертого и пятого транзисторов и второй вывод резистора объединены и являют1. Дешифратор, содержащий первый- седьмой трехвходовые элементы И, первые входы первого и второго элементов И объединены и являются первым входом дешифратора, первые входы третьего и четвертого элементов И объединены и являются вторым входом дешифратора, первые входы пятого и шестого элементов И объединены и являются третьим входом дешифратора, первый вход седьмого элемента И и вторые входы третьего, четвертого и пятого элементов И объединены, вторые входы первого, шестого и седьмого элементов И и третий вход пятого элемента И объединены, второй вход второго элемента И и третьи входы первого, третьего и седьмого элементов И объединены, прямые выходы элементов И яв 40 ляются одноименными выходами дешифратора, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности, инверсные выходы первого, третьего и пятого элементов И соединены с45 третьими входами соответственно второго, четвертого и шестого элементов И, первый, второй и третий входы сед ьмого элемента И подключены к одноименным входам дешифратора, инверсные выходы второго, четвертого, шестого и седьмого элементов И объединены и являются восьмым выходом дешифратора.2. Дешифратор по п.1, о т л и ч аю щ и й с я тем, что нечетный элемент55 И, кроме седьмого, выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый ся прямым выходом элемента И, коллектор шестого транзистора является инверсным выходом элемента И,3, Дешифратор по п.1, о т л и ч аю щ и й с я тем, что нечетный элемент И, кроме седьмого, выполнен натранзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шинепитания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, коллектор первого транзистора подключен к эмиттерамтретьего и четвертого транзисторов,база второго транзистора соединенас эмиттерами пятого и шестого транзисторов, коллекторы которых объединены с первым выводом резистора иподключены к шине нулевого потенциала, базы третьего и первого транзисторов соединены соответственно с первой и второй шинами опорного потенциала, базы четвертого, пятого и шестого транзисторов являются.соответственно первым, вторым и третьим входами элемента И, коллекторы второго и третьего транзисторов и второй вывод резистора объединены и являются прямым выходом элемента И, коллектор четвертого транзистора являетсяинверсным выходом элемента И,4. Дешифратор по п.1, о т л и ч аю щ и й с я тем, что нечетный элемент И, кроме седьмого, выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого соединен с шиной питания, второй вывод источника токасоединен с эмиттерами первого и второго транзисторов, коллектор первоготранзистора подключен к эмиттерамтретьего и четвертого транзисторов,5коллектор и база второго транзистораобъединены и подключены к эмиттерампятого и шестого транзисторов, первый вывод резистора соединен с шинойнулевого потенциала, базы третьегои первого транзисторов подключенысоответственно к первой и второй шинам опорного потенциала, базы четвертого, пятого и шестого транзисторовявляются соответственно первым, вторым 5и третьим входами элемента И, коллекторы третьего, пятого и шестого транзисторов и второй вывод резистораобъединены и являются выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И,5. Дешифратор по п.1, о т л и ч аю щ и й с я тем, что четный элементИ выполнен на транзисторах одноготипа проводимости, резисторе и источнике тока, первый вывод которогоподключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов,база первого транзистора подключенак эмиттеру третьего транзистора, коллектор которого и первый вывод резистора объединены и подключены к шиненулевого потенциала, коллектор первого транзистора соединен с эмиттерами четвертого и пятого транзисторов,базы пятого и второго транзисторовподключены соответственно к первойи второй шинам опорного потенциала,базы третьего и четвертого транзисторов являются соответственно первыми вторым входами элемента И, коллекторы второго и четвертого транзисторов и второй вывод резистора объеди 45иены и.являются третьим входом и пря,мым выходом элемента И, коллекторпйтого транзистора является инверсным выходом элемента И.6, Дешифратор по п,1, о т л и ч а 50ю щ и й с я тем, что четный элементИ выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которогоподключен к шине питания, второй вы 55вод источника тока соединен с эмиттерами первого и второго транзисторовколлектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторовбаза второго транзистора соединена с змиттером пятого транзистора, коллектор которого и первый вывод резистора объединены и подключены к шине нулевого потенциала, базы третьего и первого транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы четвертого и пятого транзисторов являются соответственно первым и вторым входами элемента И, коллекторы второго и третьего транзисторов и второй вывод резистора объединены и являются третьим входом и прямым выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И.7. Дешифратор по п.1, о т л и ч аю щ и й с я тем, что четный элемент И выполнен на транзисторах одного типа проводимости, резисторе и источнике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, коллектор первого транзистора подключен к эмиттерам третьего и четвертого транзисторов, коллектор и база второго транзистора объединены и подключены к эмиттеру пятого тран. зистора, первый вывод резистора соединен с шиной нулевого потенциала, базы третьего и первого транзисторов подключены соответственно к первой и второй шинам опорного потенциала, базы четвертого и пятого транзисторов являются соответственно первым и вторым входами элемента И, коллекторы третьего и пятого транзисторов и второй вывод резистора объединены и являются третьим входом и прямым выходом элемента И, коллектор четвертого транзистора является инверсным выходом элемента И,8. Дешифратор по п.1, о т л и ч аю щ и й с я тем, что седьмой элемент И выполнен на транзисторах одного типа проводимости, резисторах и источ,нике тока, первый вывод которого подключен к шине питания, второй вывод источника тока соединен с эмиттерами первого и второго транзисторов, база первого транзистора подключена к эмиттерам третьего, четвертого и пятого транзисторов, коллекторы которых и первые выводы резисторов объединены и подключены к шине нулевого потенциала, база второго транзистора1336251 8вод первого резистора объединены и являются прямым выходом элемента И, коллектор второго транзистора и вто; рой вывод второго резистора объедине 5ны и являются инверсным выходом элемента И. подключена к второй шине опорногопотенциала, базы, третьего, четвертого и пятого транзисторов являютсясоответственно первымвторым, итретьим входами элемента И, коллектор первого транзистора и второй выфиг,Х иг. Л Составитель О,Ревинский актор Н,Егорова Техред И,Попович Корректор С,Шекмар Заказ 4055/ Тираж 901 Подписноосударственного комитета СССРелам изобретений и открытийМосква Ж, Раушская наб., д.4/5 и 30