Система экстремального регулирования

СОЮЗ СОВЕТСКИХ.СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 4 С 05 В 13/00 ТЕН42 Н.ф, Ковтоню ельство СССР 13/00, 1974. ьство СССР 13/00, 1985 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ТОРСНОМУ СВИДЕТЕЛЬСТВ(54) СИСТЕМА ЭКСТРЕМАЛЬНОГО РЕГУЛИРОВАНИЯ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано для .автоматической настройки режимов питанияоптически управляемых транспорантовв системах оптической и оптоэлектронной обработки информации. Цель изобретения " повышение быстродействия,точности, что достигается реализацией практически мгновенного возвращения в точку глобального экстремумаи последующей подстройкой с заданнойточностью на глобальный экстремум,Система экстремального регулированиясодержит генератор тактовых импуль-сов, два делителя частоты, три ключа, семь элементов И, пять элементов ИЛИ, два счетчика, три цифроаналоговых преобразователя, преобразователь напряжения в частоту, амплитудный модулятор, объект управления,дифференциальный датчик, два дифференциальных усилителя, два элементаИ-НЕ, блок инверторов, два триггера,блок алгебраического суммирования,два регистра памяти, четыре аналоговых компаратора, пиковый детектор,аналого-цифровой преобразователь,оперативное запоминающее устройство,цифровой компаратор; одновибратор,два дифференцирукнцих элемента и аттенюатор. 3 ил,1352452 Заказ 5565/47 Тираж 863 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаущПодпикомитета СССРи открытийская наб., д. 4/5 ное играФическое предприятие, г. Ужгород, ул. Проектная Производственн Составитель В, Пешковедактор Л. Пчолинская Техред А.Кравчук Корректор С. Шекма5245213Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматической настройки режимов питания оптически управляемых транспорантов.Цель изобретения - повышение быстродействия и точности путем реализации практически мгновенного возвращения в точку глобального экстремума с учетом инерционности измеритель- но-преобразовательного канала как в режиме поиска, так и в режиме подстройки на глобальный экстремум.На Фиг. 1 представлена структурная электрическая схема системы экстремального управления; на Фиг. 2 и 3 - временные диаграммы его работы.Система экстремального регулирования содержит генератор 1 тактовых импульсов (ГТИ), первый 2 и второй 3 делители частоты, первый ключ 4, первый 5 и второй 6 элементы И, первый 7 и второй 8 элементы ИЛИ, первый 9 и второй 10 счетчики, первый 11 и второй 12 цифроаналоговые преобразователи (ЦАП), преобразователь 13 напряжения в частоту, амплитудный модулятор 14, объект 15 регулирования, дифференциальный датчик 16, первый дифференциальный усилитель 17, первый элемент И-НЕ 18, блок 19 инверторов, третий элемент ИЛИ 20, второй элемент И-НЕ 21, первый триггер 22, четвертый элемент ИЛИ 23, блок 24 алгебраического суммирования, первый 25 и второй 26 регистры памяти, первый 27 и второй 28 коммутаторы, третий элемент И 29, второй триггер 30, первый дифференцирующий элемент 31, первый. 32 и второй 33 блоки выборки-хранения, второй дифференциальный усилитель 34, первый 35, второй 36 и третий 37 аналоговые компараторы, четвертый 38 и пятый 39 элементы И, пятый элемент ИЛИ 40, третий 41 и четвертый 42 коммутаторы, шестой 43 и седьмой 44 элементы И, пиковый детектор 45, аналого-цифровой преобразователь (ЦАП) 46, оперативное запоминающее устройство ОЗУ) 47, цифровой компаратор 48, второй 49 и третий 50 ключи, одновибратор 51, третий ЦАП 52, аттенюатор 53, четвертый аналоговый компаратор 54, второй дифференцирующий элемент 55 и шестой элемент ИЛИ 56.ГТИ 1 соединен последовательно с делителями 2 и 3 частоты, первый ключ 4 - с вторым элементом И 6 ис первым элементом ИЛИ 7, выход которого подключен к входу суммирования первого счетчика 9. Между выходом первого ключа 4 и входом вычитания первого счетчика 9 включены последовательно оединенные третийэлемент И 29 и второй элемент ИЛИ 8, 1 О вход первого ключа 4 соединен с выходом ГТИ 1. Первый счетчик 9 соединен последовательно с первымЦАП 11, преобразователем 13 напря"жения в частоту, амплитудным мо Б дулятором 15 регулирования. Междувыходами первого счетчика 9 исчетным входом второго счетчика 10включены последовательно соединенныепервый элемент И-НЕ 18, второй триггер 30 и третий элемент ИЛИ 20. Междувыходами первого счетчика 9 и вторымвходом второго триггера 30 включеныпоследовательно соединенные блок 19инверторов, второй элемент И-НЕ 21 и 2 б четвертый элемент ИЛИ 23, Инверсныйвыход второго триггера 30 подключен к.второму входу третьего элемента ИЛИ 29и второму входу третьего элементаИ 29, второй вход второго элемента ЗО И 6 соединен с выходом второго триггера 30 и входом установки знака блока 24 алгебраического суммирования.Между выходами первого счетчика 9 иего входами установки включены последовательно соединенные блок 24 алге-,браического суммирования, первый ре"гистр 25 памяти и первый коммутатор27Между выходами второго счетчика10 и его входами установки включены О последовательно соединенные второйрегистр 26 памяти и второй коммутатор 28. Между выходами второго счетчика 10 и объединенными между собойвходами разрешения записи счетчиков9 и 10 и входами управления коммутаторов 27 и 28 включены последовательно соединенные первый элементИ 5, первый триггер 22 и первый дифФеренцирующий элемент 31. Дифференциальный датчик 14 соединен последовательно с первым дифференциальнымусилителем 17 первым блоком 32 выборки-хранения, вторым аналоговым компаратором 36, шестым элементом И 43 и пятым элементом ИЛИ 40, выход которого подключен к входу управления третьего коммутатора 41, входыкоторого соединены с входом и выходом первого делителя 2 частоты соответствен 3 13524 но. Вход четвертого коммутатора 42 подключен к выходу третьего коммутатора 41, а первый и второй выходы - к вторым входам четвертого и пятого элементов И 38 и 39 соответственно, выходы которых соединены с вторыми входами элементов ИЛИ 7 и 8 соответственно. Второй блок 33 выборки- хранения включен между выходом первого дифференциального усилителя 17 и 10 вторым входом второго дифференциального усилителя 34. Третий аналоговый компаратор 37 включен между выходом второго дифференциального усилителя 34 и вторым входом седьмого 15 элемента И 44, выход которого соединен с вторым входом пятого элемента ИЛИ 40, прямой выход второго делителя частоты 3 соединен с опорным входом первого блока 32 выборки-хра нения и первым входом седьмого элемента И 44, инверсный выход второго делителя 3 частоты соединен с опорным входом второго блока 33 выборки- хранения, входом управления четверто го коммутатора 42 и первым входом шестого элемента И 43, пиковый детектор 45 последовательно соединен с АЦП 46, ОЗУ 47, цифровым компаратором 48 и вторым ключом 49, выход ко торого подключен к входу управления третьего ключа 50, выход которого соединен с входом разрешения записи ОЗУ 47 и регистрами 25 и 26 памяти.Первый аналоговый компаратор 35 по-.следовательно соединен с одновибратором 51 и третьим ключом 50. Второй вход первого аналогового компаратора 35 подключен к выходу пикового детектора 45, а первый вход - к входу пи кового детектора 45 и выходу первого дифференциального усилителя 17. Вторые входы цифрового компаратора 48 соединены с выходами АЦП 46, третий ЦАП 52 последовательно соединен с 45 аттенюатором 53, четвертым аналого-вым компаратором 54, вторым дифферен-цирующим элементом 55 и шестым элементом ИЛИ 56, второй вход которого является входом внешнего сброса, а вы ход подключен к шине сброса. Второй вход четвертого аналогового компаратора 54 соединен с выходом пикового детектора 45. Выход первого триггера 22 подключен к входу управления вто рого ключа 49 и входу стробирования четвертого компаратора, выход ГТИ 1 соединен с вторым входом одно 52 4вибратора 51, входы установки в "0" счетчиков 9 и 10 пикового детектора 45, ОЗУ 47, регистров 25 и 26 памяти, первого триггера 22 и второй вход четвертого элемента ИЛИ 23 объединен и являются шиной сброса системы, а вход установки знака блока 24 алгебраического суммирования подключен к прямому выходу второго триггера 30.ГТИ 1 может быть выполнен по любой известной схеме, например на двух логических элементах 2 И-НЕ, Делители 2 и 3 частоты могут быть выполнены на триггерах или на микросхемах счетчиков, например 133 НЕ 5; счетчики 9 и 10 - на соответствующих микросхемах, например 133 ИЕ 7 и 133 ИЕ 5; первый,: второй и третий ЦАП - на микросхема:;594 ПА 1; АЦП 46 - на микросхеме 592 ПВ 1 А; одновибратор 51 - на счетчике с дешифратором на выходе элемент И); цифровой компаратор 48 - на микросхеме 533 СП 1; аналоговые комнараторы 35, 36, 37 и 38 - на микросхемах 521 СА 4; блок 24 алгебраического суммирования - на микросхемах 555 ИМ и коммутаторах 530 КП 14 с предварительным вычислением двоичного допол нения вычитаемого числа.На фиг. 2 а-е изображены эпюры напряжений на выходах ГТИ 1, первого 2 и второго 3 делителей частоты, первом выходе четвертого коммутатора 42, втором выходе четвертого коммутатора 42 и на выходе второго аналогового компаратора 36 соответственно.На фиг, За-е изображены процессы настройки системына вершину глобального экстремума в моменты времени С С 2 э С Св С 4 ъь ТБ С 1 1 1 со и )ТСистема экстремального регулирования работает следующим образом.По команде с внешнего устройства, поступающей на второй вход шестого элемента ИЛИ 56, счетчики 9 и 10, регистры 25 и 26 памяти, пиковый детектор 45 и ОЗУ 47 обнуляются, а первый и второй триггеры 22 и 30 пе реводятся в такое состояние, при котором логические уровни с их выходов дают разрешение на прохождение сигнала через второй элемент И 6 и запрет на прохождение сигнала через третий элемент И 29, переводят первый ключ 4 в замкнутое состояние,52452 5 10 15 20 25 30 35 40 45 50 55 5 13 дают запрет на прохождение сигнала через элементы И 38 и 39, переводят ключ 49 в замкнутое состояние и блокируют работу четвертого аналогового компаратора 54. Импульсы ГТИ 1 через первый ключ 4, второй элемент И 5 и первый элемент ИЛИ 7 начинают поступать на суммирующий вход первого счетчика 9, На выходе первого ЦАП 11 начинает формироваться ступенчато нарастающее напряжение, которое преобразуется в пропорционально возрастающее значение частоты в преобразо-. вателе 16. Напряжение возрастающей частоты усиливается амплитудным модулятором 14 и подается на входы питания объекта 15 регулирования. При заполнении первого счетчика 9 до опредеяенного значения, меньшего, чем максимально возможное, и равного 2 п (где и, - число разрядов первого счетчика 9), на выходе первого элемента И-НЕ 18, подключенного к выходам соответствующих разрядов первого счетчика 9 и выполняющего функцию дешифратора, Формулируется перепад "0" - "1", который перебрасывает второй триггер 30 в другое устойчивое состояние. При этом на второй элемент И 5 поступает запрет("0") на ,прохождение сигнала, а на третий элемент И 29 - разрешение ("1"). Импульсы ГТИ 1 начинают поступать на вход вычитания первого счетчика 9, Одновременно с этим импульс с выхода третьего элемента ИЛИ 23 начинает заполнять второй счетчик 10. На выходе первого ЦАП 11 начинает Формироваться ступенчато спадающее напряжение, которое преобразуется в пропорционально убывающее значение частоты в преобразователе 16 напряжения в частоту. Коэффициент передачи амплитудного модулятора 14 при этом изменяется с помощью второго1ЦАП 12 на величину - и (где и2число разрядов второго счетчика 10). При уменьшении содержания первого счетчика 9 до значения большего, чем значение, равное нулю, на выходе второго элемента И-НЕ 21 Формируется перепад "0" - "1", который переводит второй триггер 30 в новое устойчивое положение. Второй элемент И 6 начи.нает пропускать импульсы с выхода ГТИ 1, а третий элемент И 29 - не пропускать их. Таким образом, на выходе первого ЦАП 11 формируется треугольное напряжение, а на выходе второго ЦАП 12 - линейно нарастающее, При этом осуществляется вариация независимых переменных - частоты и амплитуды, во всем объеме пространства состояний объекта регулирования.Блоки 45-51 и 35 осуществляют измерение и запоминание экстремальных состояний объекта 15 регулирования следующим образом. Сигнал, амплитуда которого пропорциональна качеству состояния объекта 15, с выхода дифференциального датчика 16 поступает через первый дифФеренциальный усилитель 17 на вход пикового детектора 45. Пиковый детектор 45 запоминает максимальное значение сигнала и начинает медленно по сравнению с зарядом) разряжаться.АЦП 46 преобразует запомненное пиковым детектором 45 напряжение в код.Напряжение на втором входе цифрового компаратора 48 больше, чем на первом,Цифровой компаратор (путем соответствующей дешифрации выходов микро схемы 533 СП 1) срабатывает в том случае, если значение кода сигнала напервом его входе меньше, чем на втором. При этом третий ключ 50 переводится в замкнутое состояние. Такимобразом цифровой компаратор 48 срабатывает и импульс, сформированный одновибратором 51, через третий ключ50 осуществляет запись значения когда сигнала с выхода АЦП 46 в ОЗУ 47.При этом цифровой компаратор 48 возвращается в исходное положение, так как значения кодов на его входах равны. Если за записанным в коде значением экстремального значения сигнала следует большее значение, процессповторяется, Если за записанным вкоде значением экстремального значения следует меньшее экстремальноезначение, первый аналоговый компара-.тор 35 срабатывает и запускает одновибратор 51. Однако импульс с выходаодновибратора 51 не проходит на входразрешения записи ОЗУ, так как третий ключ 50 остается в разомкнутомсостоянии, поскольку значение кода на втором входе цифрового компаратора 48 меньше, чем на первом, Объем памяти ОЗУ 47 при этом минимален, поскольку в него записывается лишь одно значение, т.е. глобальный экстремум, апредыдущие стираются, 7 13524Пиковый детектор 45 как бы растягивает во времени экстремальное значение сигнала, в результате чего требования к быстродействию АЦП 46 многократно снижаются, что позволяет использовать АЦП, постронные по методу приближения, т,е. с числом разрядов, большим или равным 12, и, следовательно, получить высокую точность. 0При прохождении экстремальных, возрастающих по величине значений, импульс записи, поступающий с выхода одновибратора 51 на вход разрешения записи ОЗУ 47, поступает одновремен но и на входы разрешения записи регистров 25 и .26 памяти. При этом в эти регистры записывается код частоты и амплитуды, соответствующий экстремальному значению сигнала. По сколько импульс на выходе одновибратора 51 Формируется через заданное время путем подсчета определенного количества импульсов с выхода ГТИ 1, поступающих на его второй вход. Это 25 количество импульсов, переведенное в код, вычитается из кода на выходе первого счетчика 9 с учетом знака, который определяется состоянием на выходе второго триггера 30 с той 30 целью, чтобы при возвращении в заданную точку пространства состояний объекта 15 регулирования попасть на вершину глобального экстремума с учетом инерционности АЦП 46 и одновибратора 51 (фиг. 3).Возвращение происходит практически мгновенно следующим образом.При перебрасывании первого триггера 22 на выходе первой дифференцирующей цепи 31 Формируется импульс, который переводит коммутаторы 27 и 28 в такое положение, при котором на их выходы проходят коды сигналов с выходов первого и второго регистров 25 45 и 26 памяти. Одновременно этот же импульс поступает на Входы установки счетчиков 9 и 10. При этом в счетчики 9 и 10 производится запись кодов сигнала с выходов регистров 25 и 26, 50 а на выходах ЦАП 11 и 12 Формируются значения напряжений сигналов, соответствующих глобальному экстремуму.Если возвращение в точку пространства состояний произошло неточно или 55 за время изучения и измерения параметры объекта 15 регулирования изменились, или одна иэ внешних не 52 8зависимых переменных (например, освещенность) стала изменяться, происходит автоматическая подстройка системы на вершину глобального экстремумаследующим образом.При указанном выше переключениипервого триггера 22; сигнал с еговыхода выключает первый ключ 4 и даетразрешение на прохождение сигналовс выходов четвертого коммутатора навходы суммирования и вычитания первого счетчика 9 (фиг. 2),Предположим, что в исходном положении рабочая точка оказалась на левом скате экстремальной характеристики (Фиг. За, точка ), а напряжениена прямом выходе делителя 3 частоты вэтот момент времени равно "1"(фиг, 2 в). Это привоцит к тому, чтопервый блок 32 выборки-хранения открывается и напряжение с выхода первого дифференциального усилителя 17поступает на неинвертирующий входвторого дифференциального усилителя 34. Поскольку перед этим был включен второй блок 33 выборки-хранения,то в первый момент времени С, (импульс на Фиг. 2 г и точка а на фиг.За)напряжения на входах второго дифференциального усилителя 34 равны между собой, При этом коммутаторы 41 и42 находятся в исходном состоянии(фиг, 1), импульсы с выхода второгоделителя 3 частоты (Фиг. 2 в) удерживают четвертыи коммутатор 42 в каждом состоянии в течение времениТ- (где Т - период сигнала с выходов2второго делителя 3 частоты),Таким образом, первый импульс апроходит с выхода второго делителячастоты 2 через коммутаторы 41 и 42на вход суммирования первого счетчика 9 и увеличивает частоту сигналас выхода преобразователя 13. При этомувеличивается напряжение на выходахдифференциальных усилителей 17 и 34(фиг, 2 г), пройдя ту же цепь, еще.больше увеличивает напряжение на выходах дифференциальных усилителей 17и 34 (фиг. За, точка с), Происходитпревышение порога срабатывания второго аналогового компаратора 36 (сфиг. 2 е), у которого порог положительный (у третьего аналогового компаратора 37 порог отрицательный (фиг.За).При этом компаратор 36 через шестой9 13524элемент И 43 и пятый элемент ИЛИ 40переводит третий коммутатор 41 в положение, при котором через него проходят импульсы повышенной частоты непосредственно с выхода ГТИ на входсуммирования первого счетчика 9(фиг, 2 г - импульсы а, Ь, с, й, е,Е ц, Ь, ). После поступления девятого импульсасостояние выходоввторого делителя 3 частоты меняется 10(фиг. 2 в,фиг. 2 е). Четвертыйкоммутатор 42 переходит в состояние,когда его выход подключается к вхо-ду вычитания первого счетчика 9,Включается второй блок 33 выборкихранения, Поскольку при этом напряжения на входах дифференциального усилителя 34 равны, компаратор 36 отпускает и третий коммутатор 41 возвращается в исходное состояние. Импульсы а,Ь,с (фиг. 2 д) увеличиваютнапряжение на инвертирующем входевторого дифференциального усилителя34 относительно неинвертирующеговхода; опять срабатывает компаратор 2536 (Т , фиг. 2 е), однако напряжение"1" с его выхода не проходит навход управления третьего коммутатора 41, так как в это время напряжение на втором входе шестого эле- ЗОмента И 43 равно "О" (фиг. 2 в). Таким образом, частота преобразователя13 уменьшается только на три ступеньки а,Ь,с (фиг. Зб), Затем вновьвключается первый блок 32 выборкихранения (с , фиг. 2 е) и вновь происходит движение к вершине экстремальной характеристики (фиг. Зс). Однако количество ступеней движенияменьше, так как при приближении к 40вершине градиент изменения функцииуменьшается, а следовательно, большее количество движений необходимодля превьппения порога д срабатываниякомпаратора (фиг. 2 г,е, фиг. Зв). 45Затем процесс повторяется до техпор, пока не будет достигнута вершина экстремальной характеристики(фиг. Зг,д).Если бы рабочая точка оказалась 50на правой стороне ската экстремальной характеристики, процесс происходил бы аналогичным образом, с тойлишь разницей, что работал бы третийаналоговый компаратор 37, а не второй. Аналогично этому происходитпроцесс подстройки, если в моментподстройки первый счетчик 9 оказалФ 52 1 О,ся на отрицательном склоне формируемого треугольного напряжения,Применение автоматической подстройки режимов питания объекта регулирования в сочетании с использованиемблоков выборки-хранения повышаетбыстродействие подстройки при абсолютной устойчивости, так как обратная связь во время подстройки в контуре регулирования разорвана и, какследствие, обеспечивает возможностьфункционирования системы оптическойобработки информации при быстром изменении освещенности, В этом режимесистема настройки может функционировать длительное время. Если по ка- .ким-либо причинам величина глобального экстремума уменьшилась на величину, большую порога срабатывания четвертого аналогового компаратора 54,задаваемую аттенюатором 53, т.е,напряжение на выходе пикового детектора 45 уменьшилось до заданногозначения, срабатывает компаратор 54,импульс с выхода второй дифференцирующей цепи 55 переводит систему висходное состояние и процесс повторяется.При формировании треугольного напряжения с выхода первого ЦАП 11 используются не все разряды с выходовпервого .счетчика 9 с той целью, чтобы обеспечить запасы подстройки втом случае, если точка глобальногоэкстремума выходной функции объекта15 регулирования оказалась в области,близкой к вершинам треугольного колебания. В этом случае при подстройке обеспечивается запас варьированиячастоты,Техническое преимущество изобретения заключается в реализации практически мгновенного возвращения в точку пространства состояний объекта ре гулирования после изучения всех возможных его состояний путем вариации независимых переменных, в увеличении точности настройки в результате учета инерционности системы измерения точки, соответствующей глобальному экстремуму при возвращении системы в эту точку после изучения пространства состояний объекта регулирования, а также в обеспечении возможности подстройки системы после настройки на глобальный экстремум.11 13524Формула изобретения Система экстремального регулирования, содержащая генератор тактовых импульсов, подключенный к входу первого ключа, первый счетчик, выход которого через последовательно соединенные цифроаналоговый преобразователь, преобразователь напряжения в частоту и амплитудный модулятор под ключен к входу объекта регулирования, с.которым связан дифференциальный датчик, соединенный через последовательно включенные первый дифференциальный усилитель, пиковый детектор 15 и аналого-цифровой преобразователь с входом оперативного запоминающего устройства, выходы которого соединены с первыми входами цифрового компаратора, выход которого через второй 20 ключ соединен с входом управлечия третьего ключа, выход первого дифференциального усилителя соединен с первым входом первого аналогового компаратора, второй вход которого 25 подключен к выходу пикового детектора, выход первого аналогового компаратора через последовательно соединенные одновибратор и третий ключ соединен с входом разрешения записи 30 оперативного запоминающего устройства, входы которого соединены с вторыми входами цифрового компаратора, а также содержащая второй счетчик, выход которого через второй цифроана логовый преобразователь подключен к входу управления амплитудного модулятора и через первый элемент И к входу первого триггера, входы установки в "0" пикового детектора первого и 40 второго счетчиков, первого триггера и оперативного запоминающего устройства подключены к шине сброса, о т - л и ч а ю щ а я с я тем, что, с целью повьппения быстродействия и точ ности системы, в нее введены с второго по седьмой элементы И, пять элементов ИЛИ, два элемента И-НЕ, второй триггер, блок инверторов, блок алгебраического суммирования, два регист ра памяти, четыре коммутатора, два дифференцирующих элемента, два делителя частоты, два блока выборки-хранения, второй дифференциальный усилитель, с второго по четвертый аналоговые компараторы, второй и третий цифроаналоговые преобразователи и аттенюатор, причем первые входы. второ 52 12го и третьего элементов И подключены к выходу первого ключа, выходы второ го и третьего элементов И подключены соответственно к первьп входам первого и второго элементов КТИ, выходы которых подключены соответственно к входам суммирования и вычитания первого счетчика, выходы которого подключены к входам первого элемента И-НЕ. блока инверторов и блока алгебраического суммирования, выходы которого через первый регистр памяти соединены с входами первого коммутатора, выход которого соединен с входами установки первого счетчика, выход первого дифференциального усилителя через перьый и второй блоки выборки-хранения связан с входами второго дифференциального усилителя, выход которого подключен к входамвторого и третьего компараторов, выход первого элемента И-НЕ подключенк первому входу второго триггера, прямой выход которого подключен к первому входу третьего элемента ИЛИ, второму входу второго элемента И и входу установки знака блока алгебраического суюирования, второй вход которого является входом коррекции, выходы блока инверторов через второй элемент И-НЕ подключечы к первому входу четвертого элемента ИЛИ, выход которого подключен к второму входу второго триггера, инверсньй выход которого подключен к вторым входам третьего элемента И и третьего элемента ИЛИ, выход которого подключен к счетному входу второго счетчика, выход которого через второй регистр памяти соединен с первой группой входов второго коммутатора, выход которого соединен с входами установки . второго счетчика, выход первого триггера соединен с первыми входами четвертого и пятого элементов И, с входами управления первого и второго ключей, входом стробирования четвертого компаратора и входом первого дифференцирующего элемента, выход которого соединен с входами разрешения записи первого и второго счетчиков и входами управления первого и второго коммутаторов, вторая группа входов которых соединена с общей шиной устройства, выход генератора тактовых импульсов соединен с входом первого делителя частоты, первым входом третьего коммутатора, вторым входомз 1352452 14,одновибратора, выход первого делите- пятый элемент ИЛИ подключены к входу ля частоты подключен к входу второго управления третьего коммутатора, выделителя частоты и второму входу ход оперативного запоминающего усттретьего коммутатора, выход которого ройства через последовательно соедисоединен с входом четвертого комму- ненные цифроаналоговый преобразова 5татора, первый и второй выходы кото- тель и аттенюатор подключен к перво- рого соединены с вторыми входами чет- му входу четвертого аналогового комвертого и пятого элементов И, выходы наратора, второй вход которого соедикоторых подключены к вторым входам ненвыходом пикового детектора, выпервого и второго элементов ИЛИ соот О ход четвертого аналогового компараветственно, прямой выход второго де- тора через второй диФФеренцирующий лителя частоты подключен к первому элемент соединен с первым входом шесвходу шестого элемента И, входу уп- тога элемента ИЛИ, второй вход коравления четвертого коммутатора и торого является входом внешнего сброопорному входу первого блока выборки са, выход шестого элемента ИЛИ соедихранения, инверсный даход второго де- нен с внешней шиной сброса, входы лителя частоты подключен к первому разрешения записи первого и второго входу седьмого элемента И и опорному регистров памяти подключены к выходу входу второго блока выборки-хранения, третьего ключа, а входы установки в выходы второго и третьего аналоговых 20 "0" первого и второго регистров пакомпараторов соответственно соединены мяти и второй вход четвертого с вторыми входами шестого и седьмого эчемента ИЛИ подключены к шине элементов И, выходы которых через сброса.