Немшилов

Номер патента: 1114976

Опубликовано: 23.09.1984

Авторы: Анохин, Немшилов, Чинков

МПК: G01R 25/08

Метки: фазометр, цифровой

...и подсоединены к выходу первого временного дискриминатора максимумов, единичный вход второго триггера соединен с кнопкой "Пуск", выходы первого и третьего триггеров являются выходами блока управления.На чертеже приведена блок-схема фазометра.В состав фаэометра входят нуль-орган 1, временные дискриминаторы 2 и 3 максимумов, формирователь 4 опорной частоты, элементы И 5 и 6, микропроцессор 7, индикатор 8 и блок 9 управления. Блок 9 управления содержит триггеры 10 - 12, элементы И 13 и 14 и кнопку 15 "Пуск".Входы нуль-органа 1 и первого временного дискриминатора 2 максимумов объединены между собой и подключены к первому входу прибора, Входы второго временного дискриминатора 3 максимумов и формирователя 4 опорной частоты объединены между...

Номер патента: 979928

Опубликовано: 07.12.1982

Авторы: Немшилов, Худяков

МПК: G01L 27/00

Метки: манометрических, подключения, приборов

...узел установки 10прибора, узел прижима с рукояткой,уплотнительные средства штуцера,прибора, узел прижима выполнен в видедвух шарнирно соединенных вилок, одна из которых закреплена на корпусе,оборудованном направляющими втулками, а другая - на узле установкиприбора, при этом узел установкиснабжен подпружиненными Фиксаторами штуцера прибора,20На чертеже изображено предлагаемое устройство.Устройство содержит узел 1 установки прибора, корпус 2, ввертной штуцер 3, узел 4 прижима, пружину 5, уплотнение б, фиксаторы 7,направляющие втулки 8, рукоятку 9.Устройство работает следующимобразом,При проведении испытаний илиповерки) манометрический прибор встав-ЗОляют в отверстие установки прибора 1,при этом отжимаются подпружиненныепружиной 5...

Номер патента: 877555

Опубликовано: 30.10.1981

Авторы: Немшилов, Титов

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...последовательности предварительной итерации до счетчик адресовустанавливается в состояние Оф. Сигнал0 с выхода Эо,поступая на входные по 55 4гические схемы всех разрядов счетчика,запрещает прохождение обратного переноса и разрешает прохождение прямого переноса (в сторону старших разрядов), вкпючая циклический перенос из ь -го разрядав 1 й,При передаче в блок ОП кода адресадня чтения операнда поступает сигнал опв.бъ)"й разряд счетчика адресов. Сигнал Спри передаче второго адреса серии вычитает единицу из адреса.Йоспедовательность адресов на другихитерациях преобразования д- Р, анапогична поспедоватепьности из итерации Э, но01все коды адресов и соответствии с правипом сдвига циклически сдвигаются (например, дпя Э- на разряд вправо, дпя...

Номер патента: 866561

Опубликовано: 23.09.1981

Авторы: Немшилов, Титов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...числами. Дляодновременной передачи кодов во всеВ/2 арифметические блоки можно тополь.зовать выходы первых В разрядов регистра отсчетов, либо в соответствиис фиг.1, 1-ый разряд (6, ) и В 1 дополнительных разрядов 7 регистра отсчетов. Соединение выходов арифмети-5ческих блоков со входами регистровсдвига 3 - бсоответствует графуалгоритма БПФ (фиг,2).Устройство работает следующим образом. 20Исходные данные в виде И отсчетовисследуемого сигнала записываются вЮ разрядов 3 - б регистра отсчетов.Цепи записи на Фиг.1 не показаны, хотя для этой цели могут быть использованы входы а, Ь, с, д регистровсдвига 3 - 6Для реализации алгоритма БПФ осуществляются 1 ад Б итераций (графикна фиг.2 соответствует одной итерации). Данные на входы...

Номер патента: 824462

Опубликовано: 23.04.1981

Авторы: Немшилов, Титов

МПК: H04B 12/00

Метки: информациис, передачи, преобразованием, фурье, цифровой

...6 преобразования фурье, компенсатор 7 шие с блока 6 преобразования -" Фурьеканальных искажений, жешифратор полка- на вход анализатора 9 характеристик каналов 8, анализатор 9 характеристик ка- нала сравниваются с их точными эначенала, канал 10 тональной, частоты, обрат- ниями, полученными с выхода дешифратора 8 подканалов, В результате сравненияУстройство работает следующим обра- . вычисляются значения передаточной функции в каждом нодканале, а также опредеПринятый сигнал поступает на вход ляется уровень шумов и влияние частотформирователя 1 сигнала в котором ре- но-селективной помехи в каждом подканаВ30алиэуется один из видов многократной ле, в соответствии с которыми формирумодуляции. Кратность и вид модуляции ется команда изменения...

Номер патента: 744598

Опубликовано: 30.06.1980

Авторы: Бочаров, Немшилов, Сергеев, Сулин

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...действия, выполняемые по каждому двухточечномупреобразованию,Обозначим:Хк а + Ь О сов 8:гдеЗначения выходных выборок -.7 и 2в ъвычисляются Чледукщим образомУ:.,+ (а+)Ь)=х;+Р;(Х +)У )(фк+,)ЬД,у.:, (а -Ь):х;+р.+(х+р )(а -Ь.Объединяя мнимые и действительные части, получаем2 Х+О Х Ь УРФ (У +О Ч +Ь Х ) Х +к Р кР 1 ИР кР Р 4 Е1 р 2" х;+Фх +Ь У +)(У,+а У -Ь х):хЗначения ге и гщ пересылаются навходы для выполненйя над ними очередных итераций.На чертеже представлена схема15 устройства.Устройство содержит матрицу ассоциативной памяти, состоящую из "- одйнаковых строк 1, коммутаторы 2ИС-Нс 1 память 3 коэффициентов,2 О регистр 4 маски, первый регистр 5,второй регистр б,Устройство работает следующимобразом,Каждая строка 1 (ячейка...

Номер патента: 742925

Опубликовано: 25.06.1980

Авторы: Немшилов, Петров

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...и первойкоординатной шиной 16. Г"ыход элемента12 ИЛИ связан также с одним из входовдвухвходового элемента 14 ИЛИ, второй.вход которого совдеп;ен с инФормационнымвходом 2 Х, а выход псдссединен к первому входу двухвходовсгс элемента 10 И,второй вход которого подключен к информационному входу 29 ячейки, а выходявляется четверть:м информационным выходом 25 ячейки,Ячейка работает следующим образом,На информационные входы 18-21 под":-;ь. Ооответ;: ванно сигналы Ю, , У,Иссстсякия координатных щин 16 и74295 у(ЯК) од 5триггера - О и Ж, Выход элементов 1,5, 10, 13соответственно -Ф, 7,У, lния настройки можно разбить н ьг. (Вц), (В В В ), (А А,Состоя а три групп1 Аз)Работа ячейки в соответствии с указанным распределением состояний настройки, При...

Номер патента: 615488

Опубликовано: 15.07.1978

Авторы: Бочаров, Немшилов, Сулин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...к арифметическому блоку 3, а выходы арифметического блока 3 - к параллельным входам регистров с номерами(2-1) и (9 - 1).Элементы И б соединяют регистры обеих групп для переупорядочивания информации в соответствии с алгоритмом фиг. 2. При этом последователь-ный выход регистра с номеромчерез соответствующие логические элементы И б и ИЛИ 7 соединен с последовательным входом регистра с номером )у двоичный код которого образуется путем циклического сдвига на один разряд влево двоичного кода 4. Элементы И б управляатся серией тактовых импульсов ТИ 2. Для объединения выходов элементов И 5 и б служат элементы ИЛИ 7.Для работы устройства следует хранить н блоке 4 и поданать в арифметическое устройство Х/2 пар коэффициентов видаййк . ЙСк /...

Номер патента: 607225

Опубликовано: 15.05.1978

Авторы: Ицкович, Немшилов, Сулин, Шполянский

МПК: G06F 17/17, H03H 17/00

Метки: фильтрации, цифровой

...20 разрядов входных и выходных выборок, Постоянный запоминающий блок б представляет собой набор контактов и перемычек, соединенных так, чтобы обеспечить на его выходе формирование 2 д произведения очередного разряда выборок на соответствующие коэФФициенты, представленного в дополнительном коде,Очередная выборка входного сигнала поступает на вход регистра 1, а ее знак - на вход регистра 4, Для вычисления очередной выходной выборки устройство использует (ж + 1) циклов работы, из которых в первых и циклах вычисляются частные произведения, а н ( И 1 + 1) - м цикле вводятся поправка. Каждый цикл состоит из двух тактов.К началу первого цикла в первые 11 М разрядов регистра 1 записана очередная входная выборка, а в следующих разрядах -...

Номер патента: 543944

Опубликовано: 25.01.1977

Авторы: Бочаров, Немшилов, Сулин

МПК: G06F 17/17

Метки: сглаживающее, цифровое

...памяти которого выполнены в виде Тп -разрядных сдвиговых регистров, каждый из которыхзамкнут в кольцо.Устройство работает следующим образом.,Очередная выборка сигнала с выходаАЕ 1 П поступает в первую ячейку накопителя 2, а образованная в выходном сумматоре-накопителе 7 выходная выборка - в пер 45вую ячейку накопителя 3, причем все остальные хранимые в этих массивах выборки сдвигаются, выталкивая в каждом массиве последнюю выборку,В исходном состоянии коэффициенты А.и В располагаются в регистрах памятиблока 4 памяти коэффициентов так, что впервых разрядах этих регистров находятся младшие разряды коэффициентов,формирование выходной выборки сигнала осуществляется за тМ циклов, каждыйиз которых состоит из трех тактов.Первым тактовым...

Номер патента: 473217

Опубликовано: 05.06.1975

Авторы: Мягкий, Немшилов, Сулин

МПК: G11C 15/00

Метки: ассоциативного, матрица, памяти, параллельного, процессора

Номер патента: 453689

Опубликовано: 15.12.1974

Авторы: Немшилов, Петров

МПК: G06F 7/06

Метки: однородной, структуры, элемент

...входами соответственно, вы 2ход схемы Исключающее ИЛИ соединен со входом первой схемы И, другой вход которой соединен с третьим настроечным входом, являющимся парафазиым ио отношеншо и первому настроечному входу,На чертеже представлена схема предложегтного элемента. Элемент содержит информациониыс входы 1 и 2, информационные выходы 3 и 4, схему Исключающее 11 ЛИ 5, схемы И 6 - 9, схемы ИЛИ 10 и 11, настроечные входы 12 и 13, причем входы 12 являются парафазными.Элемент работает следующим образом.Пусть иа шформацион 1 и 10 входподана переменная 1, а иа информационный вход 2 - переменная 1. Обозначим состояния парафазиых настроечных входов 12 через а и и, состояние настроечного входа 13 в чер ).В зависимости от значений и и Ь на...

Номер патента: 451077

Опубликовано: 25.11.1974

Авторы: Немшилов, Петров

МПК: G06F 7/00

Метки: однородной, структуры, элемент

...ИЛИ соединен со вторым настроечным входом, являющимся инверсным по отношению к первому настроечномувходу элемента,На чертеже представлена схема предлагаемого элемента. Элемент содержит информационные входы 1, 2 информационные выходы 3, 4 настроечные входы 5, являющиеся инверсными по отношению друг к другу, схему исключающее ИЛИ 6:хемы И 7 и 8, инвертор 9, схему ИЛИ 10.Элемент работает следующим образом.Пусть на информационный вход 1 подан переменная (, а на информационный вход 2 - переменная у . Обозначим состояния настроечных входов 5 через 0 и 0 . На информационном выходе 3 реализуется функция 9/= УЖО,на информационном выходе 4 - Х=Ч 1,тФ Ю).При в = 0 на информационных выходах451077 Составитель В,Игак.йуЩйьо Редактор ( Стенииа...

Номер патента: 447712

Опубликовано: 25.10.1974

Авторы: Немшилов, Петров

МПК: G06F 7/00

Метки: однородной, структуры, элемент

...схемы И,выходы седьмой и восьмой схем И соединены через четвертую схему ИЛИ с выходами20 первой и второй схем И, выход четвертойсхемы И - НЕ соединен через пятую схемуИЛИ с входами третьей и четвертой схемИ, второй вход пятой схемы ИЛИ соединен с третьим настроечным входом, являю 25 щимся инверсным по отношению ко второмунастроечному входу элемента.На чертеже представлена схема элемента,Элемент содержит информационные входы1 и 2, информационные выходы 3 и 4, настзо роечные входы 5 и 6, причем входы 5 явля447712 Изд.874 Тираж 679 Заказ 2823(11 Подписное Типография, пр. Сапунова, 2 ются инверсными по отношению друг к другу, схемы И - НЕ 7 - 10, схемы 11 - 18, схемы ИЛИ 19 - 23.Элемент работает следующим образом. На информационный вход 1...

Номер патента: 338900

Опубликовано: 01.01.1972

Авторы: Бел, Кутуков, Немшилов, Сидоров, Сулин

МПК: G06F 9/00

Метки: буферной, памяти

...возбуждается одна из 2 выходных шин,которая перемагничивает соответствующийтрансформатор матрицы 1, если буферная память не переполнена, и,происходит запись информации в необходимую ячейку,Подобным же образом работает дешифратор считывания, определяя адрес ячейки ипроизводя считывание информации из памяти,если опрошены не все ячейки.Шины зациси и считывания, пронизывающие трансформаторы матрицы 1, перемапничивают их,в противоположные направления,поэтому принципиально невозможна записьинформации в числовую линейщику, котораяпредварительно не была опрошена, и наоборот, невозможно повторное считывание свободной ячейки.На выходе матрицы 1 одноименные шиныдешифраторов 3 объединяются и заводятся,в мапнитный шифратор 4,Прошивки шифратора...

Номер патента: 254204

Опубликовано: 01.01.1969

Авторы: Бел, Меерович, Немшилов, Сулин, Сыпченко, Юиаоров

МПК: G06F 9/06

Метки: вычислительноймашины, программное

...машины (при осуществлении условных и безусловных переходов в программе), либо с матриц 5 и б шифратора, формирующего код номера очередной команды.Узлы 1 и 2 имеют соответственно т и п входов и 2" и 2" выходов, каждый из которых подключен ко входу своего ключа (3 и 4), При опросе дешифратора выбирается пара ключей, один из которых принадлежит схеме 3, второй - схеме 4.Провода, связанные с выходами ключей схемы 3, прошивают сердечники матрицы 5 шифратора после чего каждый провод разветвляется на 2" направлений. Провода с выходов ключей блока 4 прошивают сердечники матрицы б шифратора после чего разветвляются на 2 направлений.Таким образом, образуется 2 "+" шин, каждая из которых соответствует определенному номеру команды. Импульс тока,...