Элемент однородной структуры

ОПИСАНИЕ и 1) 447712ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М. Кл, б 061 7/О соединением заявкисударственный комитет 2) Приоритетпубликовано 25.10.74. Бюлл Совета Министров ССС ло делам изобретений 53) УДК 681.325,6(088,8) и открытн ата опубликования описания 29.10.7 Авторы изобретения(54) ЭЛЕМЕНТ ОДНОРОДНОИ СТРУКТУРЬ Изобретение относится к автоматике и вычислительной технике и предназначено для реализации произвольных логических функций и некоторых устройств цифровой техники в однородных структурах.Известен элемент однородной структуры, содержащий первую схему И - НЕ, входы которой соединены с первым и вторым информационными входами элемента, вторую и третью схемы И - НЕ, первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой схемы И - НЕ, четвертую схему И - НЕ, входы которой соединены с выходами второй и третьей схем И - НЕ, первую схему ИЛИ, входы которой соединены с выходами первой и второй схем И, вход первой схемы И соединен с первым настроечным входом элемента, вход второй схемы И соединен с вторым информационным входом, вторую схему ИЛИ, входы которой соединены с выходами третьей и четвертой схем И, вход третьей схемы И соедичен с вторым настроечным входом, схемы И, ИЛИ.В однородной структуре из таких элементов могут быть реализованы произвольные комбинационные устройства. Однако в элементе имеются физические пересечения проводников, что снижает технологичность егоизготовления методами микроэлектроники.Цель изобретения - повышение технологичности изготовления элемента при микро 5 электронной реализации,Предложенный элемент отличается от известных тем, что выход второй схемыИ - НЕ соединен с входами пятой и шестойсхем И, выход третьей схемы И - НЕ10 соединен с входами седьмой и восьмой схемИ, входы пятой и седьмой схем И соединены соответственно с первым и вторым информационными входами, входы шестой ивосьмой схем И соединены с выходом чет 15 вертой схемы И - НЕ выходы пятой и шестой схем И соединены через третью схему ИЛИ с входами четвертой схемы И,выходы седьмой и восьмой схем И соединены через четвертую схему ИЛИ с выходами20 первой и второй схем И, выход четвертойсхемы И - НЕ соединен через пятую схемуИЛИ с входами третьей и четвертой схемИ, второй вход пятой схемы ИЛИ соединен с третьим настроечным входом, являю 25 щимся инверсным по отношению ко второмунастроечному входу элемента.На чертеже представлена схема элемента,Элемент содержит информационные входы1 и 2, информационные выходы 3 и 4, настзо роечные входы 5 и 6, причем входы 5 явля447712 Изд.874 Тираж 679 Заказ 2823(11 Подписное Типография, пр. Сапунова, 2 ются инверсными по отношению друг к другу, схемы И - НЕ 7 - 10, схемы 11 - 18, схемы ИЛИ 19 - 23.Элемент работает следующим образом. На информационный вход 1 подана переменная 5 У, а на информационный вход 2 - переменная У. На выходе схемы ИЛИ 21 повторяется функция У, а на выходе схемы ИЛИ 22 - функция К При этом в зависимости от состояний настроечных входов 5 и б на ин формационных выходах 3 и 4 реализуются следующие функции: при а=О Ъ=УВУ; при а=1 Ъ=Ч; пни в=О 2.=К У , при в=1 2=7. Это позволяет реализовать произвольные комбинационные схемы в однородной структуре, образованной повторением предложенного элемента, 20 Предмет изобретенияЭлемент однородной структуры, содержащий первую схему И - НЕ, входы которой соединены с первым и вторым информацион ными входами элемента, вторую и третью схемы И - НЕ, первые входы которых соединены соответственно с первым и вторым информационными входами, а вторые входы объединены и соединены с выходом первой 80 схемы И - НЕ, четвертую схему И - НЕ, входы которой соединены с выходами второй и третьей схем И - НЕ, первую схему ИЛИ, входы которой соединены с выходами первой и второй схем И, вход первой схемы И соединен с первым настроечным входом элемента, а вход второй схемы И соединен со вторым информационным входом, вторую схему ИЛИ, входы которой соединены с выходами третьей и четвертой схем И, вход третьей схемы И соединен со вторым настроечным входом, схемы И, ИЛИ, отличающийся тем, что, с целью повышения технологичности его изготовления при микроэлектронной реализации, выход второй схемы И - НЕ соединен с входами пятой и шестой схем И, выход третьей схемы И - НЕ соединен с входами седьмой и восьмой схем И, входы пятой и седьмой схем И соединены соответственно с первым и вторым информационными входами, входы шестой и восьмой схем И соединены с выходом четвертой схемы И - НЕ, выходы пятой и шестой схем И соединены через третью схему ИЛИ со входом четвертой схемы И, выходы седьмой и восьмой схем И соединены через четвертую схему ИЛИ со входами первой и второй схем И, выход четвертой схемы И - НЕ соединен через пятую схему ИЛИ со входами третьей и четвертой схем И, второй вход пятой схемы ИЛИ соединен с третьим настроечным входом, являющимся инверсным по отношению ко второму настроечному входу элемента.