Устройство для реализации быстрого преобразования фурье

А 3%фА ю йм 1,СяаеЩЙф,аОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Свюз Ссветсинк Соцналнстнческн к Реслублнм(22) Заявлеио 260576 (21) 2365111/18-24с присоединением заявки РЙ(45) дата опубликования описания 1906.78(51) М. Ка. Я 06 Вф 1534 . Государственный комигетСовета Министров СССРво делам изобретенийи открытий(54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ Изобретение относится к области вычислительной техники и предназначено для спектрального анализа электрических сигналов, представленных в цифровой Форме.Известны устройства для быстрого преобразования Фурье (БПФ), содержа.щие арифметический блок, три буферных блока памяти: один входной и два выходик ЦНедостатком таких устройств является значительная конструктивная сложность. Из известных устройств наиболееблизким по технической сущности яв-, ляется устройство для реализации :быстрого преобразования Фурье(2 Содержащее блок памяти, арифметический блок и блок памяти коэффициентов.Недостатком этого устройства является значительная конструктивная.сложйость которая заключается в том, что общее число регистров в два раза больше, чем число выборок и полоНина ( я из общего числа 2 Х ) входных и выходных регистров в процессе работы не содержат полезной информации.Цель изобретения - сокращение оборудования. Это достигается тем., что блок па- мяти состоит из И регистров сдвига,элементов И, ИЛИ, причем параллельные входы(Х(2 - Ц -го и (К -1)-го рео гистров сдвига соединены соответственно с первым и вторым выходами арифметического блока, а параллельные выходы нулевого и ХЙ -го регистровсдвига соединены соответственно спервым и вторым входом арифметического блока, третий и четвертый входы которого соединены соответственнос выходами блока памяти коэффициентов,последовательный вход каждого регист ра сдвига подключен к выходам .соответствующего элемента ИЛИ, а выход -к первым входам первого и второгосоответствующих элементов И, выходпервых элементов я каждого регистра З) сдвига, за исключением нулевого иМ/2-го регистра сдвига, соединеныс первыми входами элементов И предыдущих регистров сдвига, выход второго элемента И-го регистра сдвигасоединен со вторым входом элементаИЛИ 1 -го регистра сдвига, где ) -двоичный код, полученный путем циклического сдвига на один разряд влеводвоичного кода , вторые входы всех З 0 первых и вторых элементов И соедине"5 )О 5 О 25 45 40 45 50 60 3 615 ны соответственно с первым и вторым тактовыми входами устройства.На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2- алгоритм БПФ, реализуемый устройствам.Устройство включает блок памяти 1, состоящий из М регистров 2 сдвига, арифметический блок 3, блок 4 памяти коэффициентов, первые элементы И 5, вторые элементы И б, элементы ИЛИ 7Регистры сдвига 2 для общего случая М -точечного преобразования Фурье делятся на две группы, по Н 12 в каждой группе. Два регистра 2 одной строки соответствуют графу одного двухточечного БПФ алгоритма, изображенного на фиг. 2, и их нумерация соответствует нумерации горизонталей этого алгоритма.Регистры каждой группы соединены последовательно для передачи информации снизу вверх в арифметический блок 3 через элементы И 5, управляе" мые сериейтактовых импульсов ТИ 1. Параллельные выходы верхней пары регистров (О и И 2) подключены к арифметическому блоку 3, а выходы арифметического блока 3 - к параллельным входам регистров с номерами(2-1) и (9 - 1).Элементы И б соединяют регистры обеих групп для переупорядочивания информации в соответствии с алгоритмом фиг. 2. При этом последователь-ный выход регистра с номеромчерез соответствующие логические элементы И б и ИЛИ 7 соединен с последовательным входом регистра с номером )у двоичный код которого образуется путем циклического сдвига на один разряд влево двоичного кода 4. Элементы И б управляатся серией тактовых импульсов ТИ 2. Для объединения выходов элементов И 5 и б служат элементы ИЛИ 7.Для работы устройства следует хранить н блоке 4 и поданать в арифметическое устройство Х/2 пар коэффициентов видаййк . ЙСк / Ясов и ои к:1,2"И иПеред началом работы выборки исходного сигнала размещаются в регистрах 2 устройства в соответствии со своими номерамифункционирование схемы осуществляется под воздействием двух серий упранляющих импульсов. Первая серия (ТИ 1) включает я 2 групп импульсов, по 6 в каждой группе. Под воздействием перной группы из И импульсов осуществляется сдниг вверх на одну ступень всех выборок сигнала, размещенных н регистрах, и передача в арифметический блок 3 первой пары выборок сигнала. В то же время в арифметический блок З.поступает первая пара коэффициентов, и в нем осуществляется первое днухточечное БПФ, результаты которого заносятся в регистры (МЯ -1) и (Н -1) по их параллельныч входам.ЗаМ 12 подобных циклов завершается первая итерация БПФ над всеми выборками сигнала, после чего в схему поступает вторая серия из И импульсов ТИ 2 для переупорядочинания информации в регистрах устройства в соответствии с алгоритмом БПФ (пунктирные линии на фиг. 2).Итерации повторяются 1 оф Й раз. В результате в регистрах устройства оказываются коэФфициенты, фурье исходной последовательности выборок сиг" нала.Таким образом, применение модифицированного алгоритма БПФ, введение в устройствокоммутирующих элемен.- тов, каждый из которых реализован на днух элементах И и одном элементе ИЛИ, и грименение жестких связей между регистрами устройства выгодно отличает предложенное устройство от прототипа, так как число регистров памяти уменьшается вдвое, что сокращает объем используемого оборудования. формула изобретения Устройства для реализации быстрого преобразования Фурье,. содержащее блок памяти, арифметический блок и блок памяти коэффициентов, о т - л и ч а ю щ е е с я тем, что, с целью сокращения оборудования блок памяти состоит из 8 регистров сдвига, элементов И, ИЛИ, причем параллельные входы (Й 2 -1)-го и (Й -1)-гр регистров сдвига соединены соответ-. ственно с первым и вторым выходом . арифметического блока, а параллелЬ- ные выходы нулевого и К/2 -го регистров сдвига соединены соответствен-. но с первым и вторым входом арифметического блока, третий и четвертый входы которого соединены соотнетстненна с выходами блока памяти коэффициентов, последовательный вход каждого регистра сдвига подключен к выходам соответствующего элемента ИЛИ,а ныход-к первым входам первого и второго соответствующих элементов И, выход первых элементон И каждого регистра сдвига, за исключением нулевого иВ 2.-го регистра сдвига, соединены с первыми входами элементов И предыдущих регистров сдвига, выход второго элемента И ) -го регистра сдвига соединен со вторым входом элемента ИЛИ 4 -го регистра сдвига, где ) -двоичный код, полученный путем циклического сдвига на один разряд влево двоичного кода 1 , вторые входы всех первых и вторых элементов И соединены соотг ю-жг.гСоставитель Н.Палееваедактор Н,Каменская Техред О.Андрейко Коррек Тупиц Тираж 826 ПодписнГосударственного комитета Совета Министпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д.4 911/ НИИП еов С Зака Филиал ППП Патент, г.ужгород, ул.Проектная,4 ветственно с первым и вторым тактовыми входами устройства.Источни;и инФормации, принятые во внимание при экспертизе: 61. Патент США 9 3673399,о кл.06 Р 7/38, 1972.2.А Ифп ьреед беид 0 ГТрюсеьбар" Тгос,ЭРЕ Ъ 5 ЮИ.