Устройство цифровой фильтрации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(6 олнительное к авт. свид-ву 51) М. Кл. ( 06 Р 15/3 аявлено 15,07,76 (21) 2385670/18-24соединением заявкипри 23) Приорите ооравротввннцн новнтв Соввтв Мнннвтров ССС во овнов наобрвтвннй н открытой(43 икова бликования описания 2604.78.Н.Шполянский 1) Заявит 54) УСТРОЙСТВО ЦИФРОВОЙ ФИЛЬТРАЦИИ тносится к цифр в, в частности и может быть и ых цифровых ко войк цифбы р Изобретение о о обработке сигналоровой фильтрации спольэовано в различи мплексах. 5Известно цифровое устройство, выполняющее дискретное линейное преобразование сигнала, содержащее блок памяти, блок хранения коэффициентов умножителЬ и накапливающий сумматор. 10 Это известное устройство имеет низкоестродействие и значительную констуктивную сложность. Наиболее близким к изобретению по технической сущности является цифровой фильтр, содержащий 15 первый, второй и третий регистры сдвига и первый и второй знаковые регистры, комбинационный сумматор, причемвыход сумматора соединен со входомтретьего регистра. сдвига, выход треть- З) его регистра сдвига соединен со входом комбинационного сумматора, со входом второго знакового регистра и с группой входов второго регистра сдвига, вход первого знакового регистра н 25 группа входов первого регистра сдвига являются входами устройства, выход третьего регистра сдвига является выходом устройства. Однако этот известный фильтр характеризуется возможны- ЗО ми сбоями в работе иэ-за помех и мгновенных пропаданий напряжения, что обусловлено конструкцией блока хранения коэффициентов, а также тем, что фильтр предназначен только для обработки однополярных сигналов.Целью изобретения является повьыение надежности и расширение класса выполняемых функций. В предлагаемом устройстве это достигается тем, что оно содержит постоянный запоминающий блок н многовходовый сумматор, причем группа выходов первого регистра сдвига соединена с первой группой входов запоминающего блока, группа выходов второго регистра сдвига соединена со второй группой входов запоминающего блока, группа выходов первого знакового регистра соединена с третьей группой входов постоянного запоминающего блока, группа выходов второго знакового регистра соединена с четвертой группой входов постоянного запоминающего блока, а группа выходов постоянного запоминающего блока соединена с группой входов многовходового сумматора, выход которого соединен со входом комбинационного сумматора.На чертеже представлена блок-схема предлагаемого устройства.Оно содержит регистры сдвига 1,2 и 3, знаковые .регистры 4 и 5, постоянный запоминающий блок б, многовходовый сумматор 7 и комбинационный сумматор В, Регистры сдвига 1 и 2 имеют число разрядов Мщ и Мал;соответственно и предназначены для хранения чисел без знака. Первые е разрядов регистров сдвига 1 и 2 имеют параллельные входы для приема входных и выходных выборок, соответственно, причем пер О вые разряды регистров сдвига предназначены для старших разрядов выборок, а разряды с номером Е - для младших разрядов выборок, Каждый .разряд регистров сдвига 1 и 2, номер, которого )5 кратен числу щ , имеет выход, соединенный с соответствующим входом постоянного запоминающего блока б. Знаковые регистры 4 и 5 предназначены, соответственно, для хранения знаковых 20 разрядов входных и выходных выборок, Постоянный запоминающий блок б представляет собой набор контактов и перемычек, соединенных так, чтобы обеспечить на его выходе формирование 2 д произведения очередного разряда выборок на соответствующие коэФФициенты, представленного в дополнительном коде,Очередная выборка входного сигнала поступает на вход регистра 1, а ее знак - на вход регистра 4, Для вычисления очередной выходной выборки устройство использует (ж + 1) циклов работы, из которых в первых и циклах вычисляются частные произведения, а н ( И 1 + 1) - м цикле вводятся поправка. Каждый цикл состоит из двух тактов.К началу первого цикла в первые 11 М разрядов регистра 1 записана очередная входная выборка, а в следующих разрядах - предыдущие входные выборки. Аналогично в регистре 2 записаны выходные выборки. В регистрах 4 и 5 записаны знаки соответствующих выборок.Коды младших разрядов каждой выборки поступают в постоянный запоминающий 45 блок б, на выходе которого при этомФормируется И + М, и -разрядных кодов,равных произведению младших разрядов выборок на соответствующие коэффициенты. В первом такте каждого цикла производятся сложение в многовходовомсумматоре 7 частичных сумм всех кодов,поданных с выхода постоянного запоминающего блока б сложение в сумма-.торе 8 полученной суммы с содержанием регистра 3 ( в начальный моментпервого цикла его содержимое равнонулю) и запись полученного результата в регистр сдвига 3. Во втором такте цикла производится сдвиг на одинразряд в сторону младших разрядов ре-,гистров 1, 2 и 3, после чего начинается очередной цикл работы,По окончании М + 1 циклов работы на выходе Фильтра оказывается сформированной очередная Выходная выборка сигнала, которая записывается в регистры 2 и 5, одновременно в регистры 1 и 4 записывается очередная выходная выборка и производится сдвиг на один разряд знаковых регистров 4 и 5, Далее описанный порядок работы Фяльтра повторяется многократно в течение всего времени Фильтрация сигнала.Вследствие простоты постоянного запоминающего Устройства, содержащего набор контактов и перемычек, инфор." мация о значениях коэффициентов, хранящаяся в нем, не разрушается при действии помех, пря пропадании напря женил питания и других Факторах, что обуславливает высокую надежность устройства Фильтрация, так как практически полностью исключается воэможность искажения частотной характеристики Фильтра, Исключение из устройства Фильтрации регистрон;тя хранения коэффициентов я схем опроса обуславливает существенное сокращение его габаритов.Формула изобретенияУстройство цифровой Фильтрации, содержащее первый, второй и третий регистры сдвига я первый и второй знаковые регистры, комбинационный сумматор, причем выход комбинационного суммато" ра соединен со входом третьего регистра сдвига, выход третьего регистра сдвига соединен со входом комбинационного сумматора, со входом второго знакового регистра я с группой входов второго регистра сднига, вход перного знакового регистра и группа входов первого регистра сдвига являются входами устройства, выход третьего регистра сдвига является выходом устрой" ства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения класса выполняемых функций, оно содержит постоянный запоминающий блок и многовходовый сумматор, причем группа выходов первого регистра сдвига соединена с первой группой входов запоминающего блока, группа выходов второго регистра сдвига соединена со второй группой входов запоминающего блока, группа выходов первого знакового регистра соединена с третьей группой входов постоянного запоминающего блока, группа выходов второго знакового регистра соединена с четвертой группой входов постоянного запоминающего блока, а группа выходов постоянного запоминающего блока соединена с группой входов многовходового сумматора, выход которого соединен со входом комбинационного сумматора."Пате Ужгород, ул, Проектная Филиал аказ 2585/37ЦНИИПИ Государствепо де113035, Мос Тираж 826ного комитета Советаам изобретений и отква, Ж, Раушская нПоинисттий