Устройство управления буферной памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
3389 ОО ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советскив Социалистические РеспублииЗависимое от авт. свидетельства1. Кл. б 061 9 явлено 1,т 11.1968 ( 1246095118-2 прис иненнем заявкиКомитет ло изобрвтеиий и ори Совете М СССРПриоритетОпубликовано 15 Х.1972, Бюллетень1 лам тчрытибистров681.326.3(088,8 бликования описания 1 оЛ 1.1972 ата Авторы зоб ретени Н. Немшилов, 1 О. А, Беляев, А. и Л, И. Сулин Б. М. Кутук доров Заявит СТРОЙСТВО УПРАВЛЕНИЯ БУФЕРН АМЯТ а уп - рази;на йства емкоПредлагаемое устройство управления буферной памяти для накопления и считывания информации в порядке ее поступления может быть использовано при проектировании схем ввода и вывода данных в цифровых системах 5 связи, а также в цифровых вычислительных машинах, если необходимо накапливать однородную информацию в памяти и производить ее выборку для дальнейшей обработки в порядке очереди. 10Извествы устройства управления буферной памяти, содержащие матрицу числовых трансформаторов, магнитный дешифратор записи, магнитный шифратор и схемы И.Предлагаемое устройство отличается тем, 15 что, с целью повышения надежности устройства, сердечники шифратора и матрицы числовых трансформаторов последователыно прошиты соответствующими выходными шинами магнитяного дешифратора записи и магнитно го дешифратора считывания, Выходные обмотки, сердечников магнитного дешифратор а подключены через схемы И к источнику сигнала записи, соединены со входными обмотками магнитного дешифратора записи, выход ные обмотки сердечников магнитного дешифратора подключены через схемы И к источнику сигнала считывания и соединены со входными обмопками магнитного дешифратора считывания, 30.4Иа фнг, 1 дана блок-схема устройст равления буферной памяти; на фпг. 2 ложение импульсов тока на временной фиг. 3 - принципиальная схема устр управления буферной памяти (память стью восемь слоев Л= З ) . Устройство содержит матрицу трансформаторов 1, связанных с числовыми линейками памяти, магнитный дешифратор записи 2, магнитный дешифратор считывания 3, магнитный цифратор 4, логические цепи 5 обратной связи. Для управления работой схемы в нес подаются импульсы тока опроса дешифратора записи б, опроса де.цнфратора считывания 7, подготовки дешифратора записи 8, подготовки дешифратора считывания 9, спроса шифратора 10, сигнал записи 11, сигнал считыва.я 1 г.Чередование циклов записи и чтения прп работе памяти произвольное.Схема работает следующим образом.Дешифраторы записи 2 и считывания 3, представляющие собой пирамидальные дроссельные,схемы па сердечниках с прямоугольной петлей гистерезиса, имеют Л входов ц 2 выходов (где 2" - емкость памяти). Магнитные сердечники дешифр атор а записи 2 хранят код андреса ячейки, в которую необходимо записать информацию.5 10 15 20 25 30 35 40 45 3При поступлении сигнала Запись дешифратор б опрашивается импульсом токаприэтом возбуждается одна из 2 выходных шин,которая перемагничивает соответствующийтрансформатор матрицы 1, если буферная память не переполнена, и,происходит запись информации в необходимую ячейку,Подобным же образом работает дешифратор считывания, определяя адрес ячейки ипроизводя считывание информации из памяти,если опрошены не все ячейки.Шины зациси и считывания, пронизывающие трансформаторы матрицы 1, перемапничивают их,в противоположные направления,поэтому принципиально невозможна записьинформации в числовую линейщику, котораяпредварительно не была опрошена, и наоборот, невозможно повторное считывание свободной ячейки.На выходе матрицы 1 одноименные шиныдешифраторов 3 объединяются и заводятся,в мапнитный шифратор 4,Прошивки шифратора выполиены гадким образом, что при опросе, например, К-,го адреса в него записывается код (К+1)-го адреаса,При опросе шифратора импульсы тока 10записанный в него код через логические цепиб, на которые воздействуют коммутирующиесигналы 11 или 12, передается в соответствующий дешифратор (записи или чтения), который был предварительно сброшен на нуль током подготовки. При этом в дешифраторе оказывается записанным код адреса очереднойячейки, и при поступлении очередного сигнала записи или считывания будет опрошенаследующая по порядку (К+1)-я ячейка, а вмагнитный шифратор записывается код(К+2), который далее по цепи обратной связи передается в,соогветствующий дешифратори хранится там до следующего опроса,Каждый дешифратор ведет своей счет обращений, При этом адреса меняются циклически от О до 2",Возможно переполнение памяти или обращение за информацией к опрошенной ячейке. При этом трансформатор матрицы 1 не перемагничивается и отсутствие напряжения на нем служит соответствующим сигналом во внешние цепи. Так как в любом случае (переполнение, опрос свободной ячейки) дешифратор в конце цикла оказывается подготовленным к опросу следующей ячейкинеобходимо принять меры для возврата схемы в исходное состояние, Для этого в дешифраторах 2 и 3 есть дополнительные обмотки и дополнительная ступень дешифрации, связанные с логической схемой б. При отсутствии напряжения на выходе трансформатора во время обращения к нему ток дешифрации проходит по дополнительной обмотке, что приводит к выбору шины с номером на единицу меньшим. Полупроводниковые ключи на выходах дешифраторов (см. фиг. 3) служат,для формирования,необходимого тока к выбранной щине. Предмет изобретения Устройство управления буферной памяти, содержащее матрицу числовых трансформаторов, магнигный,дешифратор записи, мапнитный дешифратор считывания, магнитный шифратор и схемы И, отличающееся тем, что, с целью расширения функциональных возможностей устройства, сердечники шифратора и матрицы числовых трансформаторов последовательно прошиты соответствующими выходными шинами мапнигного дешифратора записи и магнитного дешифратора считывания, а выходные обмотки сердечников магнитного шифратора, подключенные через схемы И к источнику сигнала записи, соединены со входными обмотками мапнитного дешифратора записи, выходные обмогки сердечников мапнитного шифратора, подключенные через схемы И к источнику сипнала считывания, соединены со входными обмотками магнитного дешифратора считывания.338900Юпрпс дгшцгра тпра сащыРания 7 (заыси Б) Мг папика ширратпр сиощы 5 они (записи 8Опрос ширратпра 10338900 Составитель Е. ИвапееваТехред Л, Богданова Корректор Л, Орлова Редактор Л. Утехина Типография, пр. Сапунова, 2 Заказ 169512 Изд.658 Тираж 448 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская паб., д. 4/5
СмотретьЗаявка
1246095
Б. М. Кутуков, Н. Н. Немшилов, Ю. А. Бел ев, А. К. Сидоров, Л. И. Сулин
МПК / Метки
МПК: G06F 9/00
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/4-338900-ustrojjstvo-upravleniya-bufernojj-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство управления буферной памяти</a>
Предыдущий патент: Устройство для ускоренного перемножения одноразрядных десятичных чисел
Следующий патент: Устройство для модификации операндов цифровой вычислительной машины
Случайный патент: Электрододержатель для ручной дуговой сварки