Устройство для вычисления логарифмов

) (11) й 0 С 7 556 ГОСУДАРСТВЕННЫЙ КОМИТЕТПо ИЗОВЕТЕНИЯМ И отк) ЫТИЯМПРИ ГКНТ СССР ОПИСАНИ Н АВТОРСКОМУ БРЕТЕНИЯ ТВУ 2ве спецпроцессорачислительной машиннатурального логаризобретения - повчисления функции.достигается тем, чп 2-идеи(21) 4402248/24-2 (22) 04,04,88 (46) 15,05.90. Бюл (71) Институт про в энергетике АЦ У (72) А.Н.Давыденк В,В.Мохор, К.И.Ол (53) 681.325 (088 в комплексе с вы ой для вычисления ифма чисел. Цел ипение точности в М 18лем моделированиСРВ,В,Литвии К,И.Р Поставленная цел то устройство со ненко, огозин нич8)- число разря жит 2 (гдегумента) комму2Э элеп 2-и то о идетельство СССР 6 Р 7/556, 1979 етельство СССР 06 Р 7/556, 198 1.(56) Авторское с Р 849210, кл. САвторское свид В 1012251, кл. С ммат оров ментов Зп+2умтата 6,абота ода 4,преобразователей ножителей 5, сумматор резу вход 7 аргумента, выход 8.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛРИФМОВ(57) Изобретение относится к вычтельной технике, в частности к уройствам для выполнения математичких операций в двоичном представлнии, и может быть применено в ка ГАля нована на том что 1+Х) справедливо з.)-,Е 4 Х(Ц)У(д) ды аргумента, У(1)1 ил. отн исли где- раз ес- разрфункции естии стройство содержит --2етение относится к вычисли- технике, в частности к устдля выполнения математичесаций в двоичном представлеожет быть применено в качестроцессора в комплексе с выьной машиной для вычисления ного логарифма чисел,исло разрядов аргумента) ко п 2 ов 1, иэлементов И 2, иЯ3, 2 преобразоват маторов числителнатурал-Зп+2 ей 5 кода,2умножи уммато и выаргумента овышение точ 6 результата, вход Цель изобретения -ости вычисления функ ход 8. На чертеже представлена структурная схема устройства для вычисления логарифмов. Устройство работаезом. ующим обтельно ройств кик опи ве спе устройства ос функции 7=1 и( шение У(1)=Х( Х(1) я де и - утато- сумей 4;:о 1 при У(0)=О, з.=1,2и, где Х(з.) разряды аргумента, У(х) - разряды функции,Рассмотрим работу устройства на конкретном примере вычисления функции 71 п(1+Х). Ограничимся четырьмя вычи п сляемыми разрядами (п=4), Х=О,4375,Мантисса аргумента Х =0,0111 подаегся поразрядно на вход 7. Х(1)="0" п ступает на вторые входь первого, в орого и третьего элементов И 2, Н первые входы этих элементов поступают соответственно 1-й 2-й 3-й разряды мантиссы аргумента, равные 1) 9 3РВ соответствии с этим на выходах 2 О первого второго к третьего элементов И 2 появляются логические сигналы ")", "О", "0", Эти сигналы подаются СЬответственно на управляющие входы первого, второго к третьего коммутато рв 1, на информационные входы которх подаются константы 0,1000, 0.0 101, О;,0100.В результате коммутаторы закрыва ю 7 ся к на их выходах образуются ком бинацкк 0,0000, О,ОООО, 0,0000, Эти комбинации постугяют на входы первого, второго к третьего преобразователей 4 кода,На выходах преобразователей кода образуются сигналы в дополнительном35 к де 0,0000, 00000, 0,0000, которые п ступают на первые входы первого, в орого и третьего сумматоров 3 на вгорые входы которых поступают 2-й, Зй, 4-й разряды мантиссы аргумента,На выходе этих сумматоров появляюгся комбинации 1,0000 1,.0000 1,0000, С выхода первого сумматора кодовая комбинация подается ня третий вход сумматора результата со сдвигом на дВя разряда - О,0 100, и одновременно комбинация 1,0000 подается на информационные входы четвертого и пятого коммутаторов 1, на управляюпце входы которых подаются соответсгвенно 1-й, 2-й разряды мантиссы аргумента, равУ 011 1 1 й 1 Четвертый коммутатор закрывается а пятый открывается, на выгодах этих 53 коммутаторов появляются комбинации 00000, 1.0000, поступающие далее на первые входы первого и второгоумножителей 5, на вторые входы которых подаются константы 0.1010,0.1000. На выходах умножителей появляются комбинации 00000, О, 1000, подаваемые далее на входы четвертого и пятого преобразователей 4 кода, на выходах которых образуются комбинации в дополнительном коде 0,0000, 1.1000 которые подаются на первые входы четвертого и пятого сумматоров 3, на вторые входы которых поступают выходные комбинации с второго и третьего сумматоров 3 соответственно.Результаты суммирования равны соответственно 1,0000, 0,1000, Результат с выхода четвертого сумматора 3 подается на четвертый вход сумматора результата со сдвигом на три разряда - 0,.00 10 и одновременно поступает на информационный вход шестого коммутатора 1, на управляющий вход которого поступает первый разряд мантиссы аргумента, коммутатор закрывается, и код 0,0000 с выхода коммутатора поступает на первый вход третьего умно- жителя 5, на второй вход которого подается константа О, 1100.Результат умножения, равный 0,0000, подается на вход шестого преобразователя 4 кода, на его выходе образуется кодовая комбинация 00000, которая поступает на первый вход шестсго сум-. матора 3, на второй вход которого подается результат с пятого сумматора 3, равный 0,1000, Результат суммирования, равный 0.1000, подается на пятый вход сумматора результата со сдвигом на четыре разряда - 0,00001, на второй вход сумматора результата поступает первый разряд мантиссы аргумента со сдвигом на один разряд - 0,0000, На первый вход сумматора результата подается значение логического нуля.Окончательный результат равен У=0,01101 кли Ую=0,40625,йФормула из обретенияУстройство для вычисления логарифмов, содержащее 2 (и) (где н - число разрядов аргумента) сумматоров и иэлементов И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления Функции, в негои - .5 п+4дополнительно введены в : -- сумма 2п 2- торов, - 2- коммутаторов, .2- преоби-ихд -о (2=1,2, ) сумматора соединен с выходом -го преобразователя кодов, второй вход К-го сумматора соединен с (К+ 1)-м разрядом входа аргумента устройства, вход К-го преобразователя кода соединен с выходом :-го коммутатора, информационный вход . , которого соединен с входом задания числа 1/(К+1) устройства, управляющуй вход К-го коммутатора соединен с выходом К-го элемента И, первый вход 20 сумматор результата, причем выход устройства соединен с выходом сумматора результата, первый вход которого соединен с входом задания логического нуля устройства, второй вход сумматора результата соединен с первым разрядом входа аргумента устройства, 10 ,К+2)-й (К=1,2,п) вход сумматора результата соединен с выходом (К)(2 п-К)+2) го сумматора, первый 18 6которого соединен с первым разрядом входа аргумента устройства, второй вход К-го элемента И соединен с К-м разрядом входа аргумента устройства,2 п+2 о ( 1) первый вход ( -- - -- -) -го преобразователя кодов (1=1,2 п; р=1, и-) соединен с выходом () г мн жителя2первый вход которого соединен с вхо1+1дом зацания числа-- устройства1+р+12 п(-1) - (+1)+2 (р+1) второй вход (2(го коммутатора уп9 равляюгий вход которого соединен с р-и разрядом входа аргумента уст" ройства, информационный вход2 п+2 р(1+1)1564618 Корректор Н,Король 62 комитета поМосква, Жпроизводственно-издательский комбинат Патент", г, Ужгоро Гагарина, 101 Составитель М.Каульктор А.Огар Техред М.Дидьис аказ 1160 ТираНИИПИ Государственного113035,одписное тениям и открытиям при ГКНТ СССР ская наб д, 4/5