Патенты с меткой «адресных»

Номер патента: 1242963

Опубликовано: 07.07.1986

Авторы: Гришуткин, Каплан, Новиков

МПК: G06F 11/26

Метки: адресных, интерфейса, шин

...регистр 11.Информация с выхода регистра 11поступает через элемент ИЛИ 14 навыход сбоя устройства и на блок индикации, в котором благодаря дешифратору 26 определяется место неисправности.,Если возникает помеха (т,е. сигналы типа константы единицы) на адресных шинах интерфейса 1, приводящая. к выбору двух или более абонентов, или при возникновении неисправностей в двух или более дешифраторах 4 выдаются сигналы с двух или более схем 7 сравнения, В этом случае срабатывает пороговый блок 17, который вы дает сигнал на элемент НЕ 16, запрещая прохождение информации через элементы И 5, а также на вход элементаИ 18, подготавливая его к открытию. На другой вход элемента И 8 посту лают импульсы с генератора 19 тактовых импульсов, В счетчик 20...

Номер патента: 1244717

Опубликовано: 15.07.1986

Автор: Лупиков

МПК: G11C 8/06

Метки: адресных, буферной, памяти, сигналов, формирователь

...управляющий выход 20 каждогомодуля, кроме последнего, соединяется с третьим управляющим входом 14последующего модуля. Четвертый управляющий выход 21 каждого модуля, кромепоследнего., соединяется с четвертымуправляющим входом 15 последующегомодуля . Коммутатор 13 всех модулей,кроме последнего, устанавливаетсяв такое положение, при котором к выходу коммутатора 13 подключается выходной сигнал триггера 8. В такое жеположение устанавливается коммута-.тор 13 и в последнем модуле в томслучае, если его разрядность полностьюйспользуется для адресации ячеекбуферной памяти. Если это условиене выполняется, то коммутатор 13устанавливается в положение, прикотором на его выходе присутствуетсигнал одного соответствующего разряда. счетчика...

Номер патента: 1256094

Опубликовано: 07.09.1986

Авторы: Багинский, Петров

МПК: G11C 5/12

Метки: адресных, жгутов, накопителей, постоянных

...58, кулачок 59 которого рычагами 60 поднимает толкатели 56 с набранными по программе проводами 7. При дальнейшем вращении распределительного вала 58 кулачок 9 с помощью рычагов 8 перемещают траверсу 5 с линейками 3 и 4 по направляю-" юшим 2. Линейка 3 захватывает верхние провода 7 вправый ствол 42, а линейка 4 - нижние провода 7 в левый ствол 41 адресного жгута 40.Все шаблоны 25 магазина 10 предварительно утоплены вниз таким образом, что провода 7 проходят над утопленными шаблонами 25, которые зафиксируются канавками 31 и 33 пружинами 26 и 27.Концы проводов 7, т.е. начало адресного жгута зажаты в приспособлении 65, а сами провода по программе отобраны в левый 41 и в правый 42 стволы. При срабатывании электромагнитов 55 толкатель 62...

Номер патента: 1274007

Опубликовано: 30.11.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: адресных, боков, памяти, цепей

...Если все и разрядов кода адреса обращения имеют состояние логической "1", то со всех выходов и элементов И второй группы 7 сигналы логической 1 через и элементов ИЛИ второй группы 11 пройдут на и информационных входов 43 второго блока 13 оперативной памяти и запишутся во все и его разрядов по первому или второму адресу соответственно для отказов и для отсутствия отказов) в область памяти, задаваемую кодом на входах 34 второй группы, соответствующую проверяемой адресной цепи контролируемого блока 18 памяти. На информационные входы первого 12 блока оперативной памяти сигналы логической "1" не поступят и в нем сохранится исходная нулевая информация. Аналогич- . но, если все и разрядов кода адреса обращения имеют состояние логического "0",...

Номер патента: 1381694

Опубликовано: 15.03.1988

Авторы: Буй, Дедикова, Животовский

МПК: H03K 5/153

Метки: адресных, заднему, импульсного, моп, переднему, сигнала, сигналов, транзисторах, формирователь, фронтам

...достаточной для открытиятранзисторов 11 и 12 и с этого момента времени на затворы ключевыхтранзисторов 13 и 14 поступают потенциалы с первой и второй входныхшин соответственно, это приводит кразряду точки 21 и к переключениюсостояния триггера, т.е. заряду точки 22. Изменение состояния триггераприведет с момента времени С к изменению состояния в цепочках схемы.И-ИЛИ, т.е. разряду точки 27 и кзаряду точки 28. Пусть в момент времени с . в точке 22 установится потен 6циал, достаточный для протекания зарядного тока через транзисторы 18 7 в точку 23. Так как транзистор 6 закрыт уровнем "0" инверсного сигнала, то ток, протекающий через транзисторы 18, 7, идет только для заряда емкости, подключенной в точку 23, Таким образом, с момента...

Номер патента: 1388944

Опубликовано: 15.04.1988

Авторы: Богданов, Лупиков

МПК: G06F 12/02, G11C 7/00, G11C 8/12 ...

Метки: адресных, буферной, памяти, сигналов, формирователь

...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...

Номер патента: 1464211

Опубликовано: 07.03.1989

Авторы: Авакян, Шагинян

МПК: G11C 8/00

Метки: адресных, сигналов, формирователь

...которых расположены элементы выборки, каждый из которых состоит из адресной обмотки и развязывавшего диода, катод которого соединен с первым выводом адресной обмотки, вторые выводы адресных обмоток элементов выборки нечетных строк матрицы подключены к соответствующим словарным шинам матрицы формирователя, а аноды диодов элементов выборки нечетных строк матрицы подключены к соответствующим первым разрядным шинам матрицы формирователя, две группы ключевых элементов, каждый из которых состоит из транзистора и двух токоограничительных резисторов, первые выводы которых соединены с эмитгером и коллектором транзистора соответственноа вторые выводы годключены к шине нулевого потенциала и к шине питанчя формировате- ля соответственно,...

Номер патента: 1667157

Опубликовано: 30.07.1991

Авторы: Антокольский, Антонов, Кутырева, Юматов

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...генератора 9 сформируется импульс счета, и состояние счетчиков 1 и 2 увеличится на 1, после чего повторится цикл чтения и анализа состояния следующей ячейки, При анализе состояния ячейки, запись в которую не производилась, блок 8, обнаружив код начальной установки, выдаст сигнал переключения триггера 5, После этого сигнал управления генератором 9 снимается. Адресные счетчики 1 и 2 останутся в состоянии, соответствующем адресу первой обнаруженной свободной ячейки (свободной ячейки с младшим адресом), и устройство готово к записи в блок памяти 20 информации.При записи информации блок 17 управления выдает данные, которые поступают на вход блока памяти 20. Одновременноформируется импульс "Запись", который через элемент ИЛИ 18 поступает в...

Номер патента: 1727175

Опубликовано: 15.04.1992

Авторы: Галкин, Квашенников, Шабанов

МПК: G11C 19/00, G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...выходе схемы отсутствует. Устройство работает в обычном режиме.При сбое в работе устройства на входы блока 3 сравнения поступают отличающиеся коды. С его выхода выдается сигнал несовпадения и при отсутствии сбоев регистра 1 адреса, которые контролируются схемой контроля четности 8, одновибратор 6 вырабатывает импульс.Длительность формируемого импульса определяется элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождения элементов ИЛИ - НЕ 10, задержки 11, поступает на вход элемента И 12 и является запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контроля четности, одновибратором 6 не формируется.Рассмотрим подробнее работу блока 5 элементов И...

Номер патента: 1811018

Опубликовано: 23.04.1993

Авторы: Зубарев, Новиков, Светличный, Язловецкий

МПК: H04L 7/06

Метки: адресных, временным, каналов, многоканальных, одночастотных, разделением, синхронизации, системах

...частота которого бт.Сигналы с выходов делителей 22 через коммутатор 23 поступают на формирователь 25, обеспечивая нужную длительность тактовых и полутактовых импульсов,Для исклк) гения шумов незанятых для передачи информации каналов цикла передачи вход и выход блока на это время закрываются с помощью элемента И 18,Фазовая автоподстройка частоты тактовых импульсов временных каналов обеспечивается следующим образом, Входной сигнал поступает на выходы регистра и перемножителя дискриминатора 20, где перемножается с сигналом с выхода первого разряда регистра, Произведение двух сигналов, получаемое на выходе перемножителя, зависит от разности фаз между перемножаемыми сигналами, На другом перемножителе дискриминатора 20 производится...

Номер патента: 1464899

Опубликовано: 27.01.1995

Автор: Манякин

МПК: H04Q 5/16

Метки: адресных, анализа, посылок

УСТРОЙСТВО ДЛЯ АНАЛИЗА АДРЕСНЫХ ПОСЫЛОК, содержащее последовательно соединенные блок синхронизации, делитель частоты и N-разрядный регистр сдвига, где N-степень образующего полинома кода типа "максимальная последовательность", второй вход N-разрядного регистра сдвига является входом устройства для анализа адресных посылок и соединен с входом блока синхронизации и (N + 1)-м входом блока сравнения, N-е входы которого подключены к N-м выходам N-разрядного регистра сдвига, отличающееся тем, что, с целью расширения функциональных возможностей путем одновременного анализа прямых и инверсных М-последовательностей адресных посылок, в него введены М D-триггеров, М нечетных счетчиков и М четных счетчиков, где М - количество анализируемых прямых...

Номер патента: 1840437

Опубликовано: 10.03.2007

Авторы: Мариничев, Мурзин

МПК: H04B 1/10, H04J 1/16

Метки: адаптивных, адресных, каналов, поиска, радиосвязи, систем

Устройство автоматического поиска каналов радиосвязи для адаптивных адресных систем, содержащее связной приемник, последовательно соединенные формирователь эталонного сигнала, ключ и сканирующей приемник, один из выходов которого подключен ко входу формирователя эталонного сигнала, анализатор эталонного сигнала, входы и выходы которого соединены с выходами и входами формирователя эталонного сигнала и блока управления, один из выходов которого соединен со входом формирователя эталонного сигнала, другой выход - с управляющим входом ключа, а третий выход через коммутатор частот подключен ко входам приемника, выходы которого соединены со входами анализатора эталонного сигнала и блока управления, отличающееся тем, что, с целью повышения...

Номер патента: 1840438

Опубликовано: 10.03.2007

Авторы: Мариничев, Мурзин

МПК: H04B 1/10, H04L 1/16

Метки: адаптивных, адресных, каналов, поиска, радиосвязи, систем

1. Устройство автоматического поиска каналов радиосвязи для адаптивных адресных систем, содержащее последовательно соединенные блок управления, коммутатор частот, сканирующий приемник, информационный выход которого соединен с одним из входов блока управления, отличающееся тем, что, с целью повышения пропускной способности радиосвязи и скрытности работы, введены регулятор усиления приемника, блок приема адресных сигналов, блок памяти уровней сигналов, блок выбора оптимального канала, датчик номера канала, блок выбора лучшего по помехам канала, блок оценки качества канала, причем один вход и один выход регулятора усиления приемника соединены с дополнительным выходом и входом сканирующего приемника, другие вход и выход соединены...

Номер патента: 1840440

Опубликовано: 10.03.2007

Автор: Нехорошев

МПК: H04B 1/10, H04B 1/16

Метки: адаптивных, адресных, каналов, поиска, радиосвязи, систем

Устройство автоматического поиска каналов радиосвязи для адаптивных адресных систем, содержащее приемник, вход которого соединен с выходом коммутатора радиочастот, а выход - с первым входом элемента И, второй вход которого соединен с выходом блока основного времени анализа через последовательно соединенные линию задержки и триггер, выход элемента И соединен с первым входом блока основного времени анализа, второй вход которого соединен с первым выходом блока формирования времени анализа инверсного элемента, второй выход которого соединен со входом блока выбора помех и через последовательно соединенные блок формирования эталонного сигнала, аттенюатор, второй вход которого соединен с выходом блока выбора помех, и ключ подключен ко второму...

Номер патента: 1840702

Опубликовано: 27.06.2008

Авторы: Любавин, Мариничев, Мурзин, Нехорошев

МПК: H04B 1/10, H04J 1/16

Метки: адаптивных, адресных, каналов, поиска, радиосвязи, систем

Устройство автоматического поиска каналов радиосвязи для адаптивных адресных систем, содержащее последовательно соединенные формирователь эталонного сигнала, ключ и приемник, один из выходов которого подключен к управляющему входу формирователя эталонного сигнала, ко входам которого подключены соответствующие выходы анализатора эталонного сигнала и блока управления поиском, а другой выход формирователя эталонного сигнала через анализатор эталонного сигнала соединен с одним из входов блока управления поиском, выходы которого подключены соответственно к управляющим входам формирователя эталонного сигнала, анализатора эталонного сигнала и ключа непосредственно и через коммутатор частот - к управляющим входам приемника, другой выход...