Преобразователь двоичных кодов в двоично-десятичные

(19) (11) 159 4 Н 03 М 7/00 ЗОБР ТЕЛЬСТВ ПИСАНИЕ Т ВТОРСКОМУ ГОСУДАРСТВЕННЫЙ НОЧИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ(71) Харьковский ордена Ленина авиационный институт им, Н.Е,Жуковского (72) В.Ю, Ларченко, М,ф. Холодный, Н.Г. Коробков и 10.И. Ялинич,(54) (57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНЫХ . КОДОВ В ДВОИЧНО-ДЕСЯТИЧНЫЕ, содержащий элементы И-НЕ по числу разрядов двоичного кода, шифратор, распределитель импульсов, накапливающий сумматор, блоки коррекции, причем ин- формационные входы преобразователя соединены с первыми входами соответствующих элементов И-НЕ, входы которых соединены с входами первой группы входов шифратора соответственно . вторые входы элементов И-НЕ, соответствующих тем разрядам двоичного кода числа, двоично-десятичные эквиваленты которых не имеют единиц в .своих одноименных разрядах, соединены между собой и подключены к соот- ветствующему разряду группы выходов распределителя импульсов, выходы 1-й группы выходов шифратора (116 И) где 8 - количество десятичных разрядов числа, соединены с информационными входами 1 -й тетрады накапливающего сумматора, выходы которой соответственно соединены с информационными входами 1 -го блока коррекции и выходами 1-й группы выходов преобразователя, выход каждого блока коррекции соединен с соответствующим входом второй группы входов шифратора, о т л и ч а ю щ и й с я тем, что, с целью расширения области устойчивой работы, он содержит . 8 б-триггер, элемент И-НЕ и блок управления, состоящий из шифратора и двух 3 К -триггеров, причем тактовый вход преобразователя соединен с синхровходами первого и второго 3 К-триггеров и первым входом шифратора блока управления, второй вход которого является входом пуска блока управления и соединен с управляющим входом преобразователя, выходы с первого по пятый шифратора блока управления являются соответственно выходом начальной установки, выходом разрешения сложения, выходом разрешения коррекции, выходом тактирова" ния сумматора и выходом тактирования, Я распределителя импульсов блока управления, выход начальной установки , блока управления соединен с входами начальной установки распределителя импульсов и накапливающего сумматора, выходы разрешения суммирования и разрешения коррекции блока управления соединены соответственно с 1 и 5 -входами 118-триггера, инверсный выход которого соединен с управляющим входом распределителя импульсов, выход которого соединен с третьим входом шифратора блока управле- р ния и является входом окончания оп- роса блока управления, вход необходимости коррекции которого, являющийся четвертым входом шифратора блока управления, соединен с выходом элемента И-НЕ, входы которого соединены с выходами соответствующих1200428 элемент И-НЕ 1 О, тактовый вход 11,управляющий вход 12 преобразователя,выходы 13-17 блока управления.Элементы И-НЕ 1 предназначены 5 для передачи потенциалов с информационных входов 6 на соответствующиевходы первой группы входов шифратора 2 в инверсной Форме. ЭлементыИ-НЕ 1 разбиты на группы таким об разом, что в одну группу попалиэлементы, соответствующие тем разрядам двоичного кода числа, двоичнодесятичные эквиваленты которыхне имеют единиц в своих одноименных 15 разрядах. Для шестнадцатиразрядногодвоичного числа такое разбиениеможет быть осуществлено, например,,12,11,2,22 Гг Шифратор 2 предназначен для формирования двоично-десятичных экви 25 валентов опрашиваемых разрядов двоичного кода числа и кодов коррекции .содержимого ячеек накапливающего сумматора 4.Распределитель 3 импульсов предназначен для формирования импульсов опроса групп разрядов двоичного кода и может быть реализован, например, на сдвиговом регистре, имеющем входы параллельной записи исходного числа, и элементах И. 35Накапливающий сумматор предназначен для суммирования двоично-десятичных эквивалентов, формируемых шифратором 2, и запоминания их сумм.Он состоит из отдельных ячеек (тет рад) 4, каждая из которых содержит четырехразрядный комбинационный .сумгде К"1 в,1 1 блоков коррекции, управляющие входыкоторых соединены с прямым выходом6-триггера, выходы тактированиясумматора и тактирования распределителя импульсов соединены соответственно с тактовыми входами сумматораи распределителя импульсов, пятый и.шестой входы шифратора блока управИзобретение относится к области автоматики и вычислительной .техники и может быть использовано при построении устройств обработки числовой информации.Целью изобретения является расширение области устойчивой работы.На фиг. 1 представлена структурная схема устройства; на Фиг. 2 - Функциональная схема блока управления.Преобразователь содержит элементы И-НЕ 1, шифратор 2, распределитель 3 импульсов, накапливающий сумматор 4, блоки 5 коррекции, инФормационные входы 6 преобразователя, выходы 7 преобразователя, блок 8 управления, 118 -триггер 9,ления соединены соответственно спрямыми выходами первого и второгоЛ-триггеров, 3 -входы которых соединены с первым и вторым выходамишифратора блока управления, пятыйи шестой выходы которого соединенысоответственно с 1 -входами первогои второго 3 К-триггеров. матор и пятиразрядный статический регистр, реализованный на триггерах с внутренней задержкой информации.Блоки 5 коррекции предназначены для коррекции сумм в ячейках накапливающего сумматора 4 и представляют собой, комбинационные схемы, каждая из которых реализует логическую функциюФ сигнал на выходе (-го блока коррекции;выход переноса иэ 1 -го десятичного разряда;выходы 2 , 2 ,2 1-го деВ Ф 2сятичного разряда; значение сигнала на прямом выходе триггера э.зБлок 8 управления (фиг. 2) предназначен для организации взаимосвязи между отдельными блоками устройства с целью осуществления требуемого преобразования и содержит шифратор выполненный на программируемой логической матрице (ПЛМ) (6,6,10), и два 31-триггера. Программирование ПЛМ осуществляется в соответствии с табл, 1. Применение ПЛМ позволяет сократить количество используемых корпусов, а применение 3"-триггеров в количество выходов иэ ПЛМ. б-триггер 9 предназначен дляуправления подачей сигналов во времени на шифратор 2 либо с информационных Входов в устройства,либо с блоков 5 коррекции,Элемент И-НЕ 1 О формирует дляблока 8 управления сигнал "Необходима коррекция результата в накапливающем сумматоре".Преобразователь работает следующим образом.В исходном положении преобразова-теля блок 8 управления находитсяв начальном состоянии, т.е. 91=Я ==О, где Я 1 и Я - состояния соответственно первого и второгоЭК-триггеров блока управления. Навход 11 поступают.тактовые импульсы,а на входе 12 присутствует низкийпотенциал, который подается на второй вход блока управления, что обеспечивает подтверждение начальногосостояния блока управления. В ячейках 4 накапливающего сумматора хранится результат предыдущего преобразования. Распределитель 3 импульсов и .триггер 9 могут иметь произвольное состояние.Преобразование осуществляетсяследующим образом.На информационные входы 6 устройства подаются соответствующиедвоичному коду числа потенциалы,которые подаются на первые входыэлементов И-НЕ 1. Затем на вход 12подается сигнал "Пуск", С приходомпервого после подачи сигнала "Пуск"тактового импульса на выходе 13блока 8 управления формируется импульс "Начальная установка преобразователя", равный по длительноститактовому, Этот импульс подаетсяна входы начальной установки распределителя 3 импульсов и ячеек 41200428 0 20 управления формируются импульсы, равные по длительности тактовому,25 З 0 35 40 50 55 накапливающего сумматора, При этом в регистр. распределителяимпульсов записывается число 10000000, а ячейки накапливающего сумматора обнуляются. По окончанию данного тактового импульса блок управления переходит из начального состояния в рабочее состояниЕ ЯО)Обработка каждой группы разрядов двоичного кода числа осуществляется за два такта. В одном такте кнакопленной в ячейках 4 сумме двоично-десятичных эквивалентов добавляются новые, а в другом такте корректируется полученная сумма. Добавление двоично-десятичных эквивалентов происходит следующим, образом. С приходом тактового импульса на выходах 14. и 16 блока 8 Импульс с выхода 14 блока управления поступает на вход 88-григгера 9и переводит его в нулевое состояние.Низкий потенциал с прямого выходатриггера поступает на управляющие входы блоков 5 коррекции и формирует на их выходах высокие потенциалы,которые подаются на входы второйгруппы входов шифратора 2. Высокийпотенциал с инверсного выхода триггера поступает на управляющий входраспределителя 3 импульсов, что приводит к формированию на его выходе,который соответствует номеру опрашиваемой группы разрядов двоичногокода, высокого потенциала. Этот высокий потенциал разрешает прохождение сигналов с входов 6 преобразователя через элементы И-НЕ 1 на входы первой группы входов шифратора. На выходах шифратора формируется двоичный код, равный сумме двоично-десятичных эквивалентов опрашиваемых, разрядов, который подается на информационные входы ячеек 4 накапливающего сумматора. По заднему фронтуимпульса, который формируется на выходе 16 блока управления, полученный двоичный код добавляется к содержимому накапливающему сумматору. По окончанию данного тактового импульса блок управления переходит в состояние 01=0=1, при котором возникает коррекция полученной суммы.В следующем такте происходит коррекция накопленной суммы в ячейках 4 сумматора. С приходом тактового импульса на выходах 15-17 блока 8 уп"лителя 3 импульсов, который соединен с третьим входом блока 8 управления, формируется высокий потенциал. При этом блок 8 управленияпереходит к анализу необходимостикоррекции хотя бы в одном десятичномразряде. Если необходимость в коррекции есть, т.е, на выходах соответствующих блоков 6 коррекций Формируются низкие потенциалы, то навыходе элемента И-НЕ 10 формируется высокий потенциал, который подается на вход блока управления. Коррекция осуществляется описаннымспособом. Если нет необходимостив коррекции, то на выходе элемента И-НЕ 10 формируется низкий потенциал. При этом блок управления позаднему Фронту очередного тактовогоимпульса возвращается в исходноесостояние,. сигнализируя тем самымокончание преобразования.Пример преобразования двоичногокода предлагаемым устройством приведен в табл. 2,Применение синхронного накапливающего сумматора повышает Функциональную надежность устройства,поскольку запись новой информациив него происходит по одному изфронтов тактовых импульсов. Х Хг Х Х 4 Хз Х У Уг У У 4 Уз У 6 1 Х 0 Х 1 0 . 11 Х 1 0 1 0 Ф,11 1 Х 1 1 1 01 1 1 Х Х Х Х 1,1 1 1Та блица 2 2 =2 =2 = р 1 г,по длительности тактовому. Импульсс выхода 15 блока 8 управления переводит триггер 9 в единичное состояние. Низкий потенциал с инверсноговыхода триггера поступает на управляющий вход распределителя 3 импульсов и формирует на его выходах низкиепотенциалы, которые поступают напервые входы элементов И-НЕ 1, что 1 Оприводит к формированию высоких. потенциалов на выходах первой группы входов шифратора 2. Высокий потен"циал с прямого выхода триггера поступает на управляющие входы блоков 5 15коррекции. При этом на выходах блоков коррекции тех десятичных разрядов, в которых получены большие девятИ числа, Формируются низкие по тенциалы, которые подаются на соответствующие входы второй группы входов шифратора. При этом на выходахсоответствующих групп выходов шифра"тора формируются коды 0110, а навыходах групп выходов шифратора сЙомерами на единицу больших тех,в которых произошло переполнение,формируются коды 0001. Эти кодыподаются на информационные входыячеек 4 накапливающего сумматора. 3 ОПо заднему фронту импульса, которыйформируется на выходе 16 блока управления, сформированные коды добавляются к накопленной сумме в ячейках 4 сумматора. 35По заднему фронту импульса,. сформщованного на выходе 17 блока 8управления, содержимое регистрараспределителя 3 импульсов сдвигается на один разряд вправо. Блок 8управления переходит в состояниеО =1; Ц =О, а преобразователь начи-( ф г фкает опрос следующей группы разрядов двоичного числа.После опроса всех групп Разрядов 45двоичного числа на выходе распреде" Таблица 11 11200428 шавский едактор В. Ивано орректор АОбруча ПодписиР б., д,Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 акаэ 7878/61 ВНИИПИ Государс по делам изоб 113035, Москва, Составитель М.Техред Л.МикешТираж 871венного комитетаетений и открытииЖ, Раушская на