Устройство для обработки данных

Союз СоветскикСоциалистически нРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. свнд-ву(22) Заявлено 15.02.78 (21) 2579464/18-24с присоединением заявки РЙ -(23) Приоритет но делам изобретений и вткрытнй(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ 1Изобретение относится к области вычислительной техники и может быть . использовано в цифровой вычислительной машине.Известны устройства для обработки данных, содержащие микропрограммную управляющую память с регистром микро- команд и дешифраторами микрооперации, двухбайтный операционный узел с четырехбайтными регистрами - источниками и регистрами - приемниками информации и с селектором входных регистров, узел синхронизации 111 и 121. Однако построение операционных узлов в этих устройствах и система свя зи операционных узлов с регистрами - источниками и регистрами - приемниками не позволяет вйполнять в них обработку слов операндов, начиная со стар-, ших полуслов (обработка слева направо), что приводит к сильному усложнению микропрограмм реализации логических . команд, команд сдвигов и, в результате,к увеличению объема управляющей памятии снижению быстродействия,Наиболее близким техническим решением к данному предложению являетсяустройство для обработки данных, содержащее узел синхронизации, первый выходкоторого соединен со входом микропрограммной памяти, выход которой соединенсо входами полей управления занесениемвыхода, выбора регистра - источника и1 О.многоцелевого назначения регистра микрокоманды, выходы которых соединены,соответственно, со входами дешифраторовмикроопераций занесения выхода, микроопераций занесения на вход и многоцеле 15вого поля, Й регистров - источниковинформации, каждый из которых состоитиэ старшего и младшего полуслов, выходы которых подключены, соответственно,к первому, второму 2 - у информационным входам селектора регистров с первым вторымеЧ м управляющими входами которого соединены,соответственно, первый, второй3 73610К-й выходы дешифратора ййкрооперацийзанесения на вход двухбайтный операционный узел и М регистров - приемников информации, состоящих из старшихи младших полуслов, причем управляющие входы первого, второго, иМ-го регистра - приемника соединены,соответственно, с первым, вторым, .и М-м выходами дешифратора микроопераций занесения выхода 3,0Недостатком этого устройства является низкое быстродействие при изменениинаправления обработки слов операндов,так как при обработке данных слеванаправо необходимо использовать однобайтный режим работы двухбайтногооперационного узла, т. е, этот узел работает с недогрузкой.Цель изобретения - повышение быстродействия устройства. 20Поставленная цель достигается тем,что устройство, содержащее микропрограммную память, три дешифратора микрокоманд, регистр микрокоманд, и входных регистров, П выходных регистров, 25коммутатор, операционный блок, блок синхронизации, причем выход микропрограммной памяти подключен ко входу регистра микрокоманд, первый, второй и третийвыходы которого соединены, соответственно, со входами первого, второго и третьего дешифраторов микрокоманд, выходыпервого дешифратора микрокоманд соединены с первыми входами соответствующих гыходных регистров, первый выход 35второго дешифратора микрокоманд является выходом устройства, выходы третьего дешифратора микрокоманд подключенык первой группе входов коммутатора,вторая группа входов которого соединена 40с выходами входных регистров, первыйвыход блока синхронизации подключен ковходу микропрограммной памяти, введенывходной коммутатор и выходной коммутатор, при этом второй выход второго дед. 45шифратора микрокоманд соединен с первыми группами входов выходного коммутатора и входного коммутатора, вторые итретьи входы выходных регистров соединены, соответственно, с первым и вторым 50выходами выходного коммутатора второйвход которого подключен к выходу операционного блока, вход которого соединенс выходом входного коммутатора, втораягруппа входов которого подключена к выходам коммутатора, третий и четьертыйвходы входного коммутатора соединены,соответственно, с первым и вторым вы 6 Фходами блока синхронизации, третий ичетвертый выходы которого подключены,соответственно, к третьему и четвертому входу выходного коммутатора,На фиг. 1 представлена общая схемаустройства обработки данных; на фиг, 2 -схема коммутатора входа; на фиг. 3 -схема коммутатора выхода; на фиг. 4 -схемараспределителя импульсов.Устройство содержит микропрограммнуюпамять 1,. дешифраторы 2, 3 и 4 микрокоманд, регистр 5 микрокоманд,и входных регистров 6, И выходных регистров 7, коммутатор 8, операционныйблок 9, блок 10 синхронизации, входнойкоммутатор 11, выходной коммутатор12.Устройство работает следующим образом.В каждом машинном такте блок 10синхронизации вырабатывает четыре синхроимпульса СИ 1, СИ 2, СИЗ, СИ 4. Сигналом запуска микропрограммной памяти1 является синхроимпульс. СИ 1. Черезнекоторое время после запуска из микропрограммной памяти 1 считывается очередная микрокоманда и ее содержимоезаносится в регистр 5 микрокоманд.Микрокоманда управляет выполнениемпередач и обработки данных в устройстве в течение одного машинного такта.Длительность машинного такта равнаинтервалу времени между сигналами запуска микропрограммной памяти 1 (между одноименными синхроимпульсами).Сигналы запуска опережают моментыначала очередного машинного такта навремя, нужное для считывания очередной микрокоманды из микропрограммнойпамяти 1 и занесения этой микрокоманды в регистр 5 микрокоманд. В составрегистра 5 микрокоманды входит рядполей, управляющих работой различныхузлов устройства. Поле выбора входногорегистра определяет, какой из И входныхрегистров 6 в данном машинном тактепринимается для обработки в двухбайтныйоперационный блок 9, Поле управлениязанесения выхода определяет, в какомиз й 1 выходных регистров 7 в данномМашинном такте происходит занесениерезультата обработки с выхода двухбайтного операционного блока 9. Поле многоцелевого назначения служиТ для управления различными узлами, как входящими,так и не входящими в данный вариантустройства (например, управление работой двухбайтного операционного блока 9,шим. В первой половине машинного тактапо синхроимпульсу СИ 1 на вход двухбайтного операционного блока 9 принимается старшее полуслово входного регистра 6, а результат обработки в двухбайтном операционном блоке 9 по синхроимпульсу СИ 2 заносится в старшее полуслово выходного регистра 7. Во второйполовине машинного такта по синхроимпульсу СИЗ принимается и обрабатывается младтат по синхроимпульсу СИ 4 заносится вмладшее полуслово выходного регистра 7. 5 736106 6формирование адреса микропрограммнойпамяти 1 и т, д.). Существенно важнойдля настоящего изобретения являетсятолько одна микрооперация поля многоцелевого назначения, управляющая направлением обработки информации, Этамикрооперация вызывает выработку сигнала на выходе изменения направленияобработки дешифратора 3 многоцелевого поля. При отсутствии этого сигнала 10обработка данных в устройстве выполня- шееполуслововходногорегистра 6 ирезульется следующим образом, В каждом машинном такте двухбайтный операционныйблок работает дважды, причем в первойполовине такта в операционный блок 9по синхроимпульсу СИ 1 принимается и .обрабатывается младшее полуслово входного регистра 6, номер которого определен дешифратором 4. Во второй половинетакта на вход двухбайтного блока 9 посинхроимпульсу СИЗ принимается старшее полуслово входного регистра 6 стем же номером. Таким образом, в двухбайтном операционном блоке 9 последовательно обрабатывается сначала младшая,25затем старшая половина регистра 6, т. е,обработка ведется от младших к старшим(справа налево). Засылка выхода двухбайтного операционного блока 9 в выходной регистр 7 , номер которого задан вполе управления занесеяия выхода, выполняется в той же последовательности, т. е.справа налево: в первой половине тактапо синхроимпульсу СИ 2 засылка происходит в младшее полуслово, во второй половине по синхроимпульсу СИ 4 - в старшее полуслово. Такое направление обработки используется в тех случаях, когдаоперационный блок 9 выполняет операциитипа сложения (вычитания), в которыхпри формировании старших битов результата обработки должна учитываться информация в младших битах (например,перенос).Обратное направление обработки исполь 45зуется в тех случаях, когда для формирова. ния младших битов результата нужноучитывать состояние старших битов обрабатываемой информации, например, в опе-рациях сдвига вправо, Обратное направ 50ление обработки (слева направо) задается микрооперацией поля многоцелевогоназначения, по которой вырабатываетсясигнал на выходе изменения направления55обработки дешифратора 3 многоцелевогополя. По этому сигналу обработка данныхв двухбайтном операционном блоке 9 ве-дется в направлении от старших к млад 736106ры 15 и 16 старших и младших полуслов. В этом случае через селекторы15 и 16 и через узел 17 сборки полуслов в первой половине такта передается старшее полуслово, во второй - цадшее, Точно также выполняется переключение импульсов вторым распределителем 28 импульсов (фиг, 3) в выходном коммутаторе 12. При обработкесправа налево (нет сигнала изменения Онаправления обработки) второй распределитель 1 8 импульсов выдает импульспервой половины такта СИ 2 в узел 1 9занесения младшего полуслова и импульсвторой половины такта СИ 4 в узел 20 з 15занесения старшего полуслова, т, е, впервой половине такта выполняется занесение в младшее полуслово, а во второйпоповине - в старшее полуслово выходного регистра 7 (фиг. 1). Появление сигнала изменения направления обработкина управляющем входе 21 второго распределителя 18 импульсов (фиг, 3) приводит к обратному порядку занесения информации в выходной регистр 7, в первой 25половине такта по импульсу СИ 2 выполняется занесение в старшее полуслово,во второй по импульсу СИ 4 - в младшееполуслово,Распределитель 13 или 18 импульсов выполняет переключение последовательности синхроимпульсов при возникновении сигнала изменения направления обработки, Если этот сигнал отсутствует,на входы третьего и четвертого элемен- З 5тов И 22 и 23 (фиг. 4) через элементНЕ 24, поступает разрешающий потенциал, поэтому в первой половине машинного такта срабатывает элемент ИЛИ25, во второй - элемент ИЛИ 26, в ре Озультате последовательность выдачи импульсов на выходах распределителей 13 и1 8 импульсов такова, что в первой половине такта работа производится над младшим полусловом операнда, во второй - 45над старшим. Если сигнал изменения направления обработки присутствует, последовательность выдачи импульсов на выходах распределителей 13 импульсов или18 меняется на противоположнуют. е. 50в первой половине такта обрабатываетсястаршее полуслово, во второй - младшее. В связи с тем, что обработка данных55 в предлагаемом устройстве ведется по полуслову за каждую половину такта вместо одного баита (в известном), производительность устройства при выполне нии обработки данных слева направо повышается в два раза.формула изобретенияУстройство для обработки данных, содержащее микропрограммную память, тридешифратора микрокоманд, регистр микрокоманд, й входных регистров, Ь выходных регистров, коммутатор, операционныйблок, блок синхронизации, причем выходмикропрограммной памяти подключен ковходу регистра микрокоманд, первый,второй и третий выходы которого соединены, соответственно, со входами первоговторого и третьего дешифраторов микрокоманд, выходы первого дешифраторамикрокоманд соединены с первыми входами соответствующих выходных регистров,первый выходвторого дешифратора микрокоманд является выходом устройства, выходы третьего дешифратора микрокомандподключены к первой группе входов коммутатора, вторая группа входов которого соединена с выходами входных регистров, первый выход блока синхронизацииподключен ко входу микропрограммнойпамяти, отличающееся тем,что, с целью повышения быстродействия,в него введены входной коммутатор ивыходной коммутатор, при этом второйвыход второго дешифратора микрокомандсоединен с первыми группами входов выходного коммутатора и входного коммутатора вторые и третьи входы выходныхрегистров соединены, соответственно, спервым и вторым выходами и выходногокоммутатора, второй вход которого подключен к выходу операционного блока,вход которого соединен с выходом входного коммутатора, вторая группа входовкоторого подключена к выходам коммутатора, третий и четвертый входы входного коммутатора соединены, соответственно, с первым и вторым выходами блока,синхронизации, третий и четвертый выходы которого подключены, соответственно, к третьему и четвертому входу выходного коммутатора.Источники информациипринятые во внимание при экспертизе1. Патент США,М 3651476,кл. 340-172.5, 1972.2, Патент США М 3648246,кл. 340-172.5 1972.3, Патент США Ж 3500337,кл, 340-172,5, 1970.Составитель А. Баранов Редактор В. Зарванская Техред Н, Ковалева Корректор Т. Скворцова Заказ 2277/7 Тираж,751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 филиал ППП "Патент, г. Ужгород, ул. Проектная, 4