Преобразователь двоичного кода в двоично-десятичный

СОЮЗ СОВЕТСНИХсаелюпмпежРЕСПУБЛИК ОЮ (И)(59 4 Н 03 М 7/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСИОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР Мф 1205137, кл. Н 03 М 7/00, 1982.Огарков В.С., Тихонов Ю.Г. Прямое преобразование двоичного кода в двоично-десятичный и двоично-десятичного кода в двоичный. Приборы и техника эксперимента, 1983, У 4, с. 112. (54) ПРЕОБРАЗОВАТЕЛЪ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ(57) Изобретение относится к цифровой вычислительной технике и может быть использовано при построении быстродействующих двоично-десятичных преобразователей в вычислительных машинах, цифровых автоматических системах управления и контроля. Цельизобретения - повьппение быстродействия преобразователя. Поставленнаяцель достигается тем, что преобразователь двоичного кода в двоично-десятичный содержит (и)/3 преобразователей весов разрядов двоичного кода, где (п+1) - число десятичныхразрядов выходного кода, причем каждый преобразователь, кроме последнего, состоит из умножителя на 128/125,(ш)-разрядного сумматора и девятиразрядного преобразователя двоичногокода в двоично-десятичный код, а также тем, что умножитель содержит К= == 1(р)/5-1 сумматоров-утроителейпо модулю 1000, каждый из которых содержит первый и второй сумматоры ссоответствующими связями. 2 э.п.ф-лы, 4 ил.277402 21Изобретение относится к цифровой вычислительной технике и может быть использовано при построении быстродействующих двоично-десятичных преобразователей в вычислительных машинах, цифровых автоматических системах управления и контроля.Цель изобретения - повышение быстродействия и упрощение преобразователя.На фиг. 1 приведена блок-схема предлагаемого преобразователя двоичного кода в двоично-десятичный; на фиг. 2 - блок-схема преобразователя веса разрядов двоичного кода; на фиг. 3 - блок-схема умножителя на 128/125; на фиг. 4 - принципиальная схема утроителя по модулю 1000.Преобразователь двоичного кода в двоично-десятичный состоит из последовательно соединенных преобразователей 1 весов разрядов двоичного кода. Входной код, подлежащий преобразованию, поступает на входы умножителя 2 на 128/125 первого блока преобразователя веса разрядов двоичного кода. Каждый преобразователь 1 весов разрядов двоичного кода состоит иэ последовательно соединенных умножителя 2 на 128/125, сумматора 3 и девятираэрядного преобразователя 4 двоичного кода в двоично-десятичный код. Умножитель 2 и сумматор 3 выполняются на четырехразрядных и двух- разрядных двоичных сумматорах и мо- гут быть расширены по своим входам до сколь угодно заданного числа разрядов. Девятираэрядный преобразователь 4 двоичного кода в двоично-десятичный выполнен на 2-х ПЗУ с организацией памяти 512 х 8 и 256 х 4.ПЗУ запрограммировано так, что девятиразрядному двоичному четному числу по адресным входам соответствует двоично-десятичное четное число на выходах ПЗУ,40 45 50 55 Умножитель на 128/125 состоит из (фиг, 3) последовательно соединенных сумматоров-утроителвй 5 по модулю 1000, каждый из которых содержит (фиг. 4) первый и второй сумматоры 6 и 7 и представлет собой составной двоичный сумматор на семь двоичных разрядов. Если за вес входа первого разряда принять двоичное число о то при О, =1 входам сумматора-утроителя соответствуют следующие веса Р 1 - 1, А 2 - 2, РЗ - 4, Р 4 - 8, Р 5 -5 0 5 20 25 35 16, Рб - 32, Р 7 - 64; В 2 - 3, В 2-6,ВЗ - 12, В 4 - 24, В 5 - 48 и выходам1-1,2-2, 3-4, 4-,8, 5-1 б, 6-32, 7-64,Выход Р будет иметь вес 125, так какон соединен с входами первого и второго разрядов,При а =1 числовые веса всех вхоодов и выходов семираэрядного сумматора-преобразователя умножаются начисловое значение с 1оПреобразователь работает следующим образом.Все разряды преобразуемого кода,за исключением трех младших, заводятся на соответствующие входы умножителя 2 на 128/125 (первые три разряда в суммировании при умножении неучаствуют), Умножение входного кодана 128/125 раза позволяет понизитьвес каждого умножаемого разряда навыходе умножителя 2 в 125/128 раза,т.е, все умножаемые разряды, начиная с 11-го и выше, представляютсобой двопчные разряды с основанием1000 а где а - основание двоичногопреобразуемого кода, а десять млад-.ших (не умножаемых) разрядов содержат сумму до 1023 о, . Девятиразрядный преобразователь 4 двоичного кодав двоично-десятичный преобразует дезять младших двоичных разрядов вдвоично-десятичный код трех десятичных разрядов, выделяя перенос 1000 цВсе выходные разряды умножителя 2 на128/125, за исключением семи младших, заводятся на соответствующиевходы двоичного сумматора 3. На вход первого разряда двоичного сумматора 3 заводится перенос девятиразрядного преобразователя 4, Перенос -го сумматора-утроителя 5 по модулю 1000 заводится на1+(5-5)1-й разрядный выход сумматора 3. После суммирования двоичных разрядов с одинаковым весом, на входе сумматора 3 получается двоичный код с основанием 1000 а,. Таким образом, на выходе преобразователя 1 весов разрядов получается одиннадцать старших двоичнодесятичных разрядов трех десятичных знаков младший разряд передается непосредственно) преобразуемого кода с основанием а, и двоичный код с основанием 1 000 а,. Повторение операции умножения, суммирования и преобразования во втором преобразователе 1 весов разрядов приводит к получению на выходе второго преобразователя 11277 1100000 50 55 весов разрядов одного двоичного кодас основанием 1000000 п и двоично-десятичного числа трех десятичных разрядов с основанием 1000 а, и т.д.Одиннадцать старших двоично-десятичных разрядов выходного кода снимаются с выходов девятиразрядногопреобразователя 4 в каждом преобразователе 1 весов разрядов. Самыймладший двоично-десятичный разряд 10снимается с предыдущего блока 1 преобразователя веса разрядов,Для объяснения работы умножителя2 на 128/125 рассмотрим разряды 11-йи выше двоичного кода. Разряд 1024(11-й) можно представить как сумму1000+24=1000+16+8, т.е. можно принять, что он состоит из суммы 1000и суммы 4 и 5 разрядов своего жеряда двоичного кода. Разряд 2048 можно принять как сумму 2000 и сумму5 и 6 разрядов и т.д. Представивтаким образом все старшие разряды ипроведя соответствующим образом двоичное суммирование старших разрядовс младшими, начиная с самых старших,получают новый двоичный код с основанием 1000 и десять младших разрядов с основанием 1, содержащих сумму единиц, десятков единиц, сотен 30единиц и тысячу всего преобразуемогодвоичного кода.Пример работы сумматора-утроителя по модулю 1000.Если А=8, то при единице на вхо,дах А 1-8, А 4-64, А 6-256, А 7-512; В 124=8+16, В 52384=128+256 и при нулена остальных входах, на выходах 1-7имеют сумму двоичных чисел по входамА, В и двоичного числа 24=3 х 8=3 а,40(при наличии на выходе Р единиц). 1001011-входы А+1100110-входы В00111001 - последний разряд перенос - единица на выходе Р = 1000 1111100 - результат по выходам1-7 в двоичном коде, т.е. сумма по входам А=8+64+256+ +512=840; сумма по входам В = 384+ +24=408; сумма по входам А и В = = 840+408 = 1248; результат по выходам 1-7 = 8+16+32+64+128=248; общий результат по выходам = 248 + + 1000 = 1248. 402 4 Формула изобретения 1, Преобразователь двоичного кодав двоично-десятичный, содержащийпреобразователи весов разрядов, первая группа выходов которых являетсявыходами преобразователя, входы всехразрядов которого, кроме младшего,соединены с входами первого преобразователя весов разрядов, вторая группа выходов всех преобразователей весов разрядов, кроме последнего, соединена с входами соседнего старшегопреобразователя весов разрядов, входмладшего разряда преобразователя является выходом младшего разряда преобразователя, о т л и ч а ю щ и й -с я тем, что, с целью повышения бы -стродействия преобразователя, он содержит (и)/3 преобразователей весов разрядов, где (и+1)- число десятичных разрядов выходного кода, причем каждый преобразователь весов разрядов, кроме последнего, состоит изумножителя на 28/125, (ш)-разрядного сумматора и девятиразрядногопреобразователя двоичного кода вдвоично-десятичный код, разрядные выходы которого являются первой группой выходов преобразователя весовразрядов, вторая группа выходов которого является выходами (ш)-разрядного сумматора, вход переноса которого соединен с выходом переносадевятиразрядного преобразователя двоичного кода в двоично-десятичный код,входы первого и второго разрядов которого являются входами второго итретьего разрядов преобразователявесов разрядов, вход первого разрядакоторого является выходом первогоразряда, а остальные входы преобразо 1вателя весов разрядов соединены свходами умножителя на 128/125, первая группа выходов которого соедине,на с входами с третьего по девятыйдевятиразрядного преобразователядвоичного кода в двоично-десятичныйа вторая группа выходов умножителяна 128/125 соединена с разряднымивходами (ш)-разрядного сумматора,а последний преобразователь весовразрядов представляет собой десятиразрядный преобразователь двоичногокода в двоично-десятичный код,2. Преобразователь по п,1, о тл и ч а ю щ и й с я тем, что в нем умножитель на 128/125 содержит К =1277402 Ума/пу 1) 7 уОФОгФ Щ Я сна:ли ссаи саср1 сумматоров-утроителей 5 по модулю 1000, где р - число входных раэрядов умножителя на 128/125, причем пять младших разрядов -го 5 (=1-К) сумматора-утроителя по модулю 1000 являются соответственно входами с 5( -1)+1 по 5(-1)+5 умно- жителя на 128/125, первая группа выходов которого является разрядными выходами первого сумматора-утроителя по модулю 1000, первый и второй разрядные выходы 1-го сумматора утроителя по модулю 1000(1=2-К) соединены с входами шестого и седьмого разрядов первой группы входов (,)-1)-го сумматора-утроителя по модулю 1000, входы второй группы которого соединены с выходами с третьего по седьмой разрядов соответственно и являются совместно с выходами переноса второй группой выходов умножителя на 128/125, семь входов старших разрядов которого соединены с входами шестого и седьмого разрядов первой25 группы входов и с входами второй группы входов к-го сумматора утроителя по модулю 1009, пять старших разрядов умножителя на 128/125 являются пятью старшими выходами второй группы умножителя на 128/125.Э. Преобразователь по пн.1 и 2 о т л и ч а ю щ и й с я тем, что в нем сумматор-утроитель по модулю1000 содержит первый и второй сумматоры, входы переноса которых соединены с выходом переноса второгосумматора, входы первой группы которого соединены соответственно совсеми разрядными выходами первогосумматора, кроме первого, и выходомпереноса первого сумматора, вход1-го разряда второй группы которого1(1=1-5) является 1-м входом второйгруппы сумматора-утроителя по модулю 1000 и соединен с входом (1+1)-горазряда первой группы, входом первого сумматора, вход младшего разрядапервой группы которого является вхо 1дом младшего разряда первой группысумматора-утроителя по модулю 1000,вход о -го разряда первой группы1которого (1 =2-7) соединены с входом (ц) -го разряда второй группы входов сумматора, выход переноса1которого является выходом переносасумматора-утроителя по модулю 1000,выходы которого соединены соответственно с выходом первого разрядаи разрядными выходами второго сумматора, вход старшего разряда второйгруппы первого сумматора соединен свходом логического нуля сумматора- утроителя по модулю1000.1277402 Составитель М. АршавскийТехред Д,Олейник едакто Касарда Закаэ 6760/5 Тираж 816НИИПИ Государственного комитета СССпо делам изобретений и открытий13035, Москва, Ж, Раущская наб Подписно д. 4/ Ужгород, ул. Проектная,роиэводственно рафическое предприятие орректор Е. Сирохма