Преобразователь двоично-десятичного кода в последовательный двоичный код

ОПИСАНИИ ИЗОБРЕТЕН ИЯ Союз Советских Социалистицеских Республик(22) Заявлено 09,10,74 (21) 2065341/24 51) М. Кл. 06 Р 5/00 присоединением зая осударстаенный комит Совета Министров ССС оо делам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОД В ПОСЛЕДОВАТЕЛЬНЫЙ ДВОИЧНЫЙ КОД2 преоб разователя явости преобразо-десятичных Недостатком этогояется отсутствие в м оич вания отрицательнь дов,Наиболее близким данному изобретенн ль двэичнэ-десятич льный двоичный кэд техническим реше является преобр эгэ кэда в послеэв ержащии пэследэв умножения Первый а азоватепей 15 оичный паратт" ения Я , шой объем з известных преоб истршифратор, дв тор, узел управ ом является болодержи льныи сумма го недостатк ается т ных кодов,из известных преоб инамический регист дноразрядный сумма цементы "И" и фИЛ оично-,десятичного ко но-десятич Второй ватель оватеп пре образа в послительно зователе д допопая группа дным редкпю чена ый двоичныи к ис ммутатор, первединена с вхо ппа входов по содержит веден ко тор, узел упИ" 2 Д . 25 тетрады, оравления, э ходов к ис тром,Преобразователь двоичнодесятичногэ кода в последовательный двоичный код относится к области автоматики и вычислительной техники и предназначен для преобразования кодов. 5Известны преобразователи двоично-десятичного кода в двоичный, выполняющие преобразования с помощью коммутируюших схеМ соединений между разрядами входного регистра и соответствующими разрядами сум 1 О матора, а также преобразователи, работаюшие на принципе повторяющихся циклов спо- жения двоичных кодов десятичных чисел и оборудования при реализации и возможностьпреобразования только положительных двои%-2 тельныи сумматор, распределитель импульсэинфэрмациэнный вхэд кэтэрэгэ подключен квходной инфэрмациэннэй шине, а управ -пяющий вход - к первой управляюшей входнойшине, входной регистр, триггер, лэгическиеэлементы "И" и "ИЛИф 3,Недостатком преобразователя являетсяограниченная область преобразуемых кодовпреобразуются только положительные коды.Цепью изобретения является расширениекласса решаемых задач,Поставленная цель достиг ем., чток тактовым выходам. распределителя импульсов, а третья группа входов соединена с циклическими выходами распределителя импульсов,первый тактовый выход которого соединен с первым вхэдэм первэгэ элемента "И" ипервым управляющим входом последовательнэгэ сумматора, втэрэй управляющий вход кэтэрогэ соединен с последним тактовым выходом распределителя импульсов, первый циклический выход которого соединен со вторым 10входом первого элемента "И", выход которого соединен с первыми входами второгои третьего элементов И, выходы которыхподключены соответственно ко входам установки в "нуль" и фединицу" последователь ного сумматора, счетный вход которого соединен с выходом коммутатора, прямой иинверсный выхэды последовательного сумматора соединены сэответственнэ с первымивходами четвертого и пятэгэ элементов И,вы ходы которых соединены с входами элемента/ //ИЛИ, выход которого сэединен с выхэднэйшиной, вторые вхэды втэрэгэ и четвэртэгэ// //элементов И сэединены с инверсным выходомтриггера, втэрыэ входы третьэгэ и четвертэ// /гэ элементэв И сэединены с прямым выходомтриггера,Преобразователь представлен на чертеже,Он содержит последовательный сумматор1, коммутатор 2, входной регистр 3, рас- ЗОпределитель импульсов 4, логические элементы И 5, 6, 7, Я, 9, элемент ИЛИ 10,триггер 11.Преобразователь работает следующимобразом., Команда о начале преобразования З 5устанавливается в нулевое состояние распределитель импульсов 4, при этом он пропускает на свой вход У . Распределительимпульсов представляет собой устройство,которое вырабатывает количество циклов, 40равное числу разрядов преобразованногодвоичного кода, В каждом цикле должновырабатываться количество тактов не менеенаибольшего числа слагаемых при формировании двоичных разрядов с учетом суммы переноса при формировании предыдушихдвоичных разрядов, Первым тактом в каждом цикле производится сдвиг содержимого сумматора на один разряд вправо. Разрядность сумматора определяется из алгорит-ома и зависит только от разрядности преобразуемого двоично-десятичного кода,Например, для 5-разрядного двоично-десятичного кода емкость сумматора должнабыть равна 13, следовательно разрядностьравна 4, для 8-разрядного - 24, следовательно разрядность сумматора равна 5,ГГервым тактом, в первом цикле и в зависимости от знака преобразуемого кода сум;матор устанавливается в "нулевое" или же в "единичное" состояние через элементы И 5, 6, 7, Если преобразуемое числоФ еположительное, то через элемент И 5 проходит на установку сумматора в нулевое"состояние. Опрашивается коэффициент прио2, т,е, коэффициент О . Опрос и формирование двоичных эквивалентов производитсякоммутатором 2, Значение коэффициентаО подается на счетный вход сумматора.Последним тактом в первом цикле информацияс прямого" выхода Ц сумматора черезсхему совпадения 8 поступает в выходноеустройство 10. Этот процесс повторяетсядо конца преобразования. Концом последнего цикла перекрывается вход временногораспределителя. Если преобразуемое число// //отрицательно, то через элемент И 6 проходит на установку сумматора в единичноесостояние. При преобразовании отрицательного числа на выходе устройства будет дополнительный двоичный код. Бель установкисумматора в "единичное" состояние можнопояснить. Из определения:й =й .1-1 2и прВ соответствии с алгеброй Буля можно записать; Бпр прЯЯ 2 о(Я 2 о) Я 1 2П р пР Рт,е, дополнительный код преобразованногодвоичного числа можно получить вычитанием единицы младшего разряда с последующей инверсией. Процесс преобразованияанологичен описанному выше, Только к эле// //менту ИЛИ 10 подключается через элемент(/ //И 9 инверсный выход Ц сумматора.Допустим необходимо преэбразэвать двэичнэ-десятичный кэдО О / =7 ЦФ 4 ф2 С 2 Ь О д 0 Ь 02 2 2 2Для преобразования двухразрядчого двоично-десятичного кода потребуется устройство, содержащее последовательный сумматор емкостью не менее восьми, т, е.трехразрядный. Временный распределительдолжен вырабатывать семь циклов и в каждом цикле не менее восьми тактов,Эффективность предлагаемого изобретения заключается в расширении класса реша.емых задач (прототип решает задачу преобразования только положительных кодов,а предлагаемый преобразователь решает дополнительно задачу преобразования отрицательных кодов), а также в уменьшенииобъема оборудования при реализации.Формула изобретенияПреобразователь двоично-десятичногокода в последовательный двоичный код, содержащий последовательный сумматор, распределитель импульсов, информационный543934 ЦНИИПИ Заказ 872(54 Тираж 818 Подписное филиал ППП "Патент, г, Ужгород, ул. Проектная, 4 вход которого подключен к входной информационной шине, а управляюший вход - к первой управляюшей входной шине, входной регистр, триггер, логические элементы И1(иИЛИ, отличающийс я тем, 5 что, с целью расширения класса решаемых задач, в него дополнительно введен комму татор, первая группа входов( которого соединена с входным регистром, вторая группа входов подключена к тактовым. выходам. 0 распределителя импульсов, а третья группа входов соединена с циклическими выходами распределителя импульсов, первый тактовый выход которого соединен с первым входом-первого элемента И и первым управляюшим 15 входом последовател: кого сумматора, второй управляюший вход котооого соединен с последним. тактовым выходом распределителя импульсов, первый циклический выход которого соединен со вторым входом 26И 1(первого элемента И, выход которого соединен с первыми входами второго и третьего элементов "И", выходы которых лодключены соответственно к входам установки внуль"и "единицу" последовательногосумматора счетный вход которого соединен с выходом коммутатора, прямой и инверсный выходы последовательного сумматора соединены соответственно с первыми вхо 1( 1дами четвертого и пятого элементов И, выходы которых соединены с входами элемен 1га ИЛИ( выход которого соедичен с выходной шиной, вторые входы второго и четвертого элементов "И соединены с инверснымвыходом. триггера, вторые входы третьего)и пятого элементов И соединены с прямымвыходом трж гера.Источники информации, принятые во внимание .(р" экспертизе:1. Авторское свидетельство СССРЪ 218522, Мк(л. Ц 06 Р 5/02 от 1968 г.2, М, М, Сухомлинов и др, Преобразователи кодов чисел", Изд,Техника( Киев,1985 г., стр. 85-90, рис. 25, 27.3, Патент СНА Ъ 3849822,кл. 235-155от 1971 г,