Преобразователь двоично-десятичного кода в последовательный двоичный код

Союз Советских Социалистических Республик(22) Заявлено 210575 (21) 2136416/18-24с присоединением заявки Мо(51)м. кл,С 06 Р 5/02 Государственный комитет СССР ио делам изобретений и открытийДата опубликования описания 080380 Н.Л. Емельянов, Н.Н, Дивини Н.В. Корнилов(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО в ДЕСЯТИЧНО КОДА В ПОСЛЕДОВАТЕЛЬНЬЙ ДВОИЧНЫЙ Изобретение относится к цифровой вычислительной технике, может быть использовано в вычислительных машинах и специализированных автоматических устройствах.5Известен преобразователь двоичнодесятичного кода в двоичный, содержащий регистр входноГо кода, формирователь эквивалентов, распределитель импульсов, суммирующую тетраду и10 выходной регистр 1)Недостатком известного устройства является невозможность преобразования отрицательных чисел, относительно большой объем аппаратуры и низкое 15 быстродействие, являющееся результатом посдедовательного анализа всех двоичных разрядов для каждого десятичного разряда.Наиболее близок к предлагаемому 20 преобразователь двоично-десятичного кода в двоичный, содержащий регистр входного кода, распределитель импульсов, сумматор, регистр сумматора и формирователь поразрядных эквивалентов, первая группа входов которого соединена с выходами регистра входного кода, вторая группа входов с выходом распределителя импульсов, а выходы формирователя соединены 30 с первой группой входов сумматора,.выходы которого соединены со входами регистра сумматораЯ.Недостатком этого устройства является невозможность преобразованияотрицательных чисел и сравнительнобольшой объем аппаратуры, связанныйс использованием полноразрядного сумматора.Цель изобретения - упрощение устройства и обеспечение воэможностипреобразования отрицательных чисел,Цель достигается тем, что в устройство введены дополнительный регистр, входы которого соединены спервой группой выходов регистра сумматора, а выходы - со второй группойвходов сумматора, триггер знака,два элемента И и выходной элементИЛИ, входы которого соединены с выходами элементов И, первые входыкоторых соединены с выходами триггера знака, вторые входы элементовИ соединены с выходами младших первого и второго разрядов регистра сумматора соответственно, вход переноса сумматора соединен с едини нымвыходом триггера знака,Формирователь поразрядных зкнннт 1 лентов содержит группу элементов Н, 720424группу элементов ИЛИ и сумматор количества единиц, входы которого соединены с выходами элементов ИЛИ. входы элементов ИЛИ соединены с выходаьяэлементов И.На Фиг. 1 приведена структурнаяэлектрическая схема преобразователя.Преобразователь содержит сумматор 1, Формирователь порнэрядных зкнивалентон 2, регистр входного кода3, распределитель импульсов 4, регистр сумматора 5, элементы И б,выходной элемент 8, триггер знака. 9, регистр 10, блок выделенияпереднего Фронта импульса 11, блоквыделения .заднего Фронта импульса 12.На Фиг. 2 приведена структурнаяэлектрическая схема Формирователяпоразрядных эквивалентов для четырехраэрндного двоично-десятичногочисла.В таблице 1 приведены двоичныеэквиваленты дноиМно-десятичных чи"сел,Таблица 2 иллюстрирует процесспреобразования числа 1 6975 соответственно н прямой и дополнитель"ный дноичный код.В приложении приведен алгоритмпреобразования дноично-десятичногсчисла н двоичный код.Преобразователь построен следующим образом: входы К-разрядного сумматора 1 (слагаемое А) соединеныс ныходаьпл Формирователя поразрядныхэквивалентов 2 Количество выходовФормирователя, а следовательно разрядность сумматора зависит толькоот разрядности преобразуемого дноич"но-десятичного кода. Входы Формирователя 2 соединены с одной стороныс выходами регистра входного кода 3,а с другой стороны - с ныхоцамираспределителя импульсов 4, количество выходов которого равно числуразрядов преобразованного двоичногокода. Выход каждого разряда сумматора с учетом переноса соединен свходом соотнетстнующегс разрядагистра сумлатора 5ВыхоДы младшегоразряда регистра 5 через элементыИ б, 7 соединены с выходным элементом 8, Вторые входы элементов Исоединены с ныхоц ами тря ггера э яакапреобраэ уемого числа 9. ЕдиничныйВыход триггера знака подкхпочен ковходу переноса первого разряда сумматора. Остальные разряды регистрасумматора подключены ко входам регистра 10 предназначенного для хранения второго слагаемого ( Н ), Выходы регистра 10 соединены со входами сумматора.Предлагаемое устройство работаетследующим образом, По командеНачало преобразованияодиночный импульс устанавливает в нулевое состояние распределитель импульсов 4и регистры 5, 10. Временной распределитель начинает пропускать на свой вход непрерывную последовательность импульсов выделенных по заднему Фронту импульсов нходной частоты с помощью блока 11,В первом столбце табл. 1 представлены веса каждого разряда дноичнодесятичного кода. В перной строке расположены номера разрядов двоичного кода, во втором - их веса. На поле табл. 1 - нес каждого двоично-десятичного разряда, а также вес знака, расположенного н последней строке, предстанлены н двоичном кодеДля преобразования двоично-деся- тичного кода н последовательный двоичный код достаточно сложить в двоичной системе значения разрядов двоично-десятичного кода в каждом вертикальном столбце, начиная со второго, с учетом суммы в предыдущем столбце со сдвигом ее на один разряд вправо.Первым импульсом 5 , после прихода команды Начало йреобразования на выходе 11 Цф распределителя импульсон возникает сигнал, с помощью которого опрашивается состояние разряда а, 210 дноично-десятичного кода и значение триггера знакааЕсли преобразуемое число отрицательное, значение триггера знака равно единице.На выходе Формирователя образуется двоичный К-разрядный код (слагае;лсе А), равный значению разряда а ," 2, 10 , В зто время на вторые нхоо ьды сумматора поступает двоичный код регистра 10, равный нулю (слагаемое Б), После сложения двух слагаемых (А и В) с учетом знака на выходе сумматора получаетср код, равный энаочео о нию разряда ал 2 10 или а,210 + +1 2 при отрицательном преобразуемом числе. Этот код записывается вторым импульсом 1;х, выделенным по переднему Фронту из входной частоты блоком 12, н регистр 5, значения младшего раэряда которого поступают соответственно на входы элементов И б н 7, управляемые триггером знака 9, Вторым импульсом 1 состоячие регистра 5 переписывается в оегистр 10 беэ младшего разряда.По сигналу "2 Ц распределителя импульсов начинается формирование второго двоичного разряда, для чего опрашивается н соответствии с табл. 1 значение раэрндов в; 2 10 а, 2 10 и значение триггера знака, Если значении раэрндон равны единице, двоичный к - разрядный код слагаемого Аф равен двум. Слагаемое В н этом случае зависит от знака преобразуемого числа и может принимать значения О или 1. Третьим импульсом ( сумма слагаемых А и В с учетом знака эа 720424писывается в регистр 5. Дальнейшая работа преобразователя аналогична описанной. Преобразователь опрашивает разряды двоично-десятичного кода по сигналам распределителя импульсов в соответствии с табл. 1, складывает и выдает:значения разрядов. Допустим, необходимо преобразовать положительное двоично-десятичное числоЗд,с,Ъ 4 а 4 сзсЪа йгсгЪгагЙ 1 сЪаН = 0 0110 1001 0 111 0101697510 101010 При преобразовании максимального четырехзначного двоично-десятичного числа получается 14-разрядный двоичный код, следовательно, временной распределитель должен вырабатывать четырнадцать циклов.Максимальное число на выходе Фор мирователя равно шести, что определяется седьмым и девятым столбцами табл. 1, в которых при определенном двоично-десятичном коде будет шесть одновесовых единиц Следовательно, слагаемое А будет представлейо, в виде трехразрядного двоичного ко. да.формирователь поразрядных эквивалентов (Фиг. 2) содержит группу 13 3 р элементов И, ко входам которых подключены выходы регистра входного кода и определенные выходы распределителя импульсов, группу 14 элементов ИЛИ, входы которых соединены с выходами элементов И, и сумматор количества единицы 15В табл. 2 подробно отображен процесс, преобразования положительного и отрицательного чисел.Дополнительный код р-разрядного двоичного числа равен прямому коду этого числа пюпсс р-разрядный двоичный код с единицами во всех разрядах с последующей инверсией.В связи с этим на вход переноса (Р) младшего разряда сумматора постоянно подается значение триггера знака. В столбце 36 таблицы 2 размещен дополнительный двоичный код отрицательного преобразуемого числа14 р10 010 011 000001 Из определения: 100000000000000,0110110011111. 10010011000001Устройство может выполнять преобразование как положительных, так и отрицательных чисел, Количество оборудования в нем сокращено в несколько раз благодаря замене полноразрядного сумматора сумматором с небольшой разрядностью при сохранении того же быстродействия. Преобразование совмещается с выдачей разрядов результата.Формула изобретения 1. Преобразователь двоично-десятичного кода в последовательный двоичный, содержащий регистр входного кода, распределитель импульсов, сумматор, регистр сумматора и формирователь поразрядных эквивалентов, первая группа входов которого соединена с выходами регистра входного кода, вторая группа входов - с выходами распредели-о теля импульсов, а выходы формирователя соединены с первой группой входов сумматора, выходы которого соединены со входами регистра сумматора, о т л и- чающий с я тем, что, с целью упрощения схемы и обеспечения воэможности преобразования отрицательных чисел, в него введены дополнительный регистр, входы которого соединены с первой группой выходов регистра сумматора, а выходы - со второй груп пой входов сумматора, триггер знака, два элемента И и выходной элемент ИЛИ, входы которого соединены с выходами элементов И, первые входы которых соединень с выходами триггеразнака, вторые входы элементов Исоединены с выходами младших первогои второго разрядов регистра сумматора соответственно, вход переноса сумматора соединен с единичным выходомтриггера знака.2. Преобразователь по и, 1, о тл и ч а ю щ и й с я тем, что, внем формирователь порязрядных эквивалентов содержит группу элементовИ, группу элементов ИЛИ и сумматорколичества единиц, входы которогосоединены с выходами элементов ИЛИ,входы элементов ИЛИ соединены с выходами элементов И.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 393739, кл. С 06 Р 5/02, 1971.2. Авторское свидетельство СССРР 470803, кл. С 06 Г 5/02, 1973,720424 ЦРЮ 7 ЙФР 6У ОИ/Иц Г.останитель И, варшавскийТехряд О.Легеза Корректор 1"ненян Федот ор Филиал ППППатент, - ужгород, ул. Проектная, 4 4 Г