Цифровой коррелятор

Союз СоветскинСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 894719(23) Приоритет во делам нэабретеннй и открытий(54) ЦИФРОВОЙ КОРРЕЛЯТОР Изобретение относится к вычислительной технике и может быть использована в измерительный технике, а также в системах автоматического управления и контроля, применяемых, например, в радиолокации.Известен цифровой коррелятор, предназначенный для вычисления значений корреляционной функции исследуемых случайных процессов х(й) и у(й+3) множительным методом. Коррелятор содержит два аналого-цифровых преобразователя, два входных регистра,множительное устройство, сумматор произведений, а также входное и выходное запоминающие устройства, входы двух аналого-цифровых преобразователей являются входами цифрового коррелятора, а выходы соединены с соответствующими входами двух регистров, выходы регистров подключены к двум входам множительного устройства, выход которого соединен со входом сумматора произведений,первый входной регистр и сумматорпроизведений дополнительно связаныс входным и выходным запоминающимиустройствами, а выход сумматора произведений является выходом цифрового коррелятора 1 1Недостаток данного корреляторанизкое быстродействие, обусловленноеналичием умножителя.Наиболее близким к предлагаемомуявляется устройство цифровой корреляции, предназначенное для определения степени связи между двумя временными рядами цифровых величин, представленных в виде двоичных чисел внормальной форме. Устройство цифровойкорреляции содержит два запоминающих устройства, два блока выделенияпорядков, два блока хранения знаков, 20сумматор порядков, блок совпадения,два накапливающих сумматора положительных и отрицательных величин,два преобразователя положительныхи отрицательных величин в естествен 894719ную Форму, блок обращения кода,сумматор, цифроаналоговый преобразователь и коррелограф 1,2.1,Недостаток известного устройствацифровой корреляции - большаяотносительная. статистическая погреш"ность корреляционной оценки приограниченном числе выборок,Цель изобретения - повышение точности корреляционной оценки.Поставленная цель достигаетсятем, цто в цифровой коррелятор, содержащий первый и второй блоки памяти, входы которых являются соответственно первым и вторым входами коррелятора, первые выходы первого ивторого блоков памяти подключены ковходам соответствующих блоков выделения порядков, выход первого из которых подключен ко входу первого блокапамяти знака, выход второго блокавыделения порядков соединен с первымвходом второго блока памяти знака,первый выход которого соединен с еговторым входом, первый выход первогоблока памяти знака и второй выход второго блока памяти знака подключенысоответственно к первому и второмувходам первого блока элементов И,третий вход которого соединен с выходом первого сумматора, входы которого подключены соответственно ковторому выходу первого блока памятизнака и к третьему выходу второгоблока памяти знака, выходы блока элементов И подключены ко входам преобразователей положительных и отрицательных величин в естественную Формусоответственно, выходы которых соединены с первым и вторым накапливающими сумматорами, выход первого из которых подключен к первому входу второгосумматора, второй вход которого подключен к выходу блока обращения кода,вход которого соединен с выходомвторого накапливающего сумматора,выход второго сумматора через цифро.аналоговый преобразователь соединенсо входом блока регистрации, введенытри триггера, второй и третий блокиэлементов И и блок сложения мантисс,выход которого подключен к четвертому входу первого блока элементов И,входы блока сложения мантисс соединены соответственно с выходами второ.го и. третьего блоков элементов Ии третьего триггера, второй выход, первого блока памяти подключен кпервым входам триггеров, третий "вы,ход первого блока памяти подключенко вторым входам первого и третьеготриггеров и к первому входу третьегоблока элементов И, второй выход вто 5 рого блока памяти соединен со вторымвходом второго триггера, третьимвходом третьего триггера и первымвходом второго блока элементов И,второй и третий входы которого подклю 10О чены соответственно к выходам первого и второго триггеров, второй входтретьего блока элементов И соединенс выходом второго триггера, выходывторого и третьего блоков элементов15 И подключены соответственно к первому и второму входам блока сложениямантисс, третий вход которого соединен с выходом третьего триггера.На фиг. 1 приведена схема цифрового2 о коррелятора; на фиг. 2 - схема преобразователя положительных (отрицательных) величин в естественную форму; на Фиг. 3 - схема блока обращения кода.25 Цифровой коррелятор содержит блоК1 памяти, блок 2 выделения порядков,блок 3 памяти знака, блок 4 памяти,блок 5 выделения порядков, блок бпамяти знака, сумматор 7 порядков,зв блок 8 элементов И, накапливающийсумматор 9 для положительных величин, преобразователи 10 и 11 положи -тельных и отрицательных величин вестественную форму, накапливающийсумматор 12 отрицательных величин,блок 13 обращения кода, сумматор 14,(отрицательных) величин в естествен-ную форму (фиг. 2) содержит блок 23цифровой задержки, генератор 24 импульсов Сдвига,. реверсивный счетчик25, блок 26 поразрядного сравнениядвух чисел, регистр 27 сдвига двоичного кода вправо и влево, блок5028 выходных элементов ИБлок 13обращения кода (фиг. 3), предназначенный для преобразования прямогокода. в обратный, т.е, для заменынулей единицами и наоборот, представ. ляет собой совокупность инверторов 29,55число которых равно числу разрядовкода,Коррелятор работает следующимобразом.4719 4 43 50 И 5 89Оцифрованные значения анализируемых величин х(1 д) и у(1 д 1), представленные в нормальной форме (т,е.с помощью знака, порядка и мантиссы),хранятся в блоках 1 и 3 памяти. Значения порядков (1), (2 п" и 2 У)через блоки 2 и 5 выделения порядкови блок 8 элементов И поступают насумматор 7 порядков, где и вычисляется порядок произведения, знаки перемножаемых величин (з 1 дп Мх;,з 1 дп Му.),на блок элементов И, с помощью которого определяется знак произведения.Полноразрядные модули мантисс / И Хи Му./ через блоки 20 и 21 элементов И поступают на блок 22 сложениямантисс, на котором вычисляется приближенная величина их произведения,Триггеры 17-19 вырабатывают соответственно три управляющих сигнала Ц , С 1 и ц о . Управляющие сигналы ч А и.принимают единичные значе:ния в случае, если соответствующиеФвторые старшие разряды модулей перемножаемых мантисс М у и М у не Равны нулю, в противном случае 1=0 иц =О.Управляющие сигналы с 1, и ц, поступающие на управляющие входы блоков 20 и 21 элементов И, определяют величину требуемого сдвига мантисс Иу и Иу соответственно, Кроме того, сигнал1цпоступает на второй управляющий вход блока 20 элементов И и указывает на то, в каком коде необходимо выдать остаток модуля мантиссы /ИЪ ост/. Под остатком мантиссы здесь понимается полноразрядная мантисса без учета старшего значащегоразряда.В случае с 1=0 / МУ т/ пеРедается через блок 20 элементов И в блок сложения мантисс в прямом коде, а при ц =1 . - в обратном коде. Полученные таким образом частичные произведения поступают на блок 22 сложения мантисс, где и формируется величина приближенного произведения. Дополнительный управляющий сигнал д вырабатывается управляющим триггером 19 и принимает единичное значение сто -- 1 в случае, когда ни один из сомножителей 1 М Х / или /М у / не равен нулю. Так как любое двоичноечисло, не равное нулю, представленное в нормальной форме, всегда имеет значащий старший разряд мантиссы, то условием выработки сигнала д =1 является единичное значение старших разрядов двух сомножителей / М Х / ий 3 20 30 Ы 40./Иу / . Управляющий сигнал д поступает в блок 22 сложения мантисс и является разрешающим для формирования величины приближенного произведения мантисс. При совпадении знаков сомножителей значения приближенного произведения мантисс и их сумма поряд. ков одновременно поступают через блок совпадения на вход преобразователя 10 положительных величин в естественную форму, в противном случае приближенное произведение и сумма порядков поступают на вход преобразователя 11 отрицательных величин в естественную Форму.Преобразователь 10 работает следующим образом.С первого выхода блока 8 элементов И двоичный код положительных произведений через выходной регистр последнего поступает на вход преобразователя 10 положительных величин в естественную форму, При этом необ-. ходимо отметить, что знак произведения не поступает на преобразователь, так как он учитывается аппаратурно блоком элементов И. Разряды порядка двоичного кода поступают на соответствующие входы двоичного реверсивного счетчика 25, а разряды мантиссы - на входы регистра 27 сдвига, отведенные для дробной части числа, Знак порядка поступает непосредственно на управляющий вход регистра сдвига двоичного кода (как управляющий сигнал, определяющий направление сдвига) и через блок 23 цифровой задержки - на вход генератора 24 импульса сдвига (как управляющий сигнал запуска последнего). Время задержки(Ч:З 1)блока 23 определяется максимальным временем срабатывания или двоичного реверсивного счетчика 25 или регистра 27 сдвига двоичного кода, Импульс знака порядка через Тз д запускает генератор 24 импульса сдвига, который в зависимости от знака порядка выдает прибавляемые (+) или вычитаемые (-) сигналы на соответствующие входы двоичного реверсивного счетчика и одновременно с этим вырабатывает импульсы сдвига, поступающие на вход регистра сдвига,В двоичном реверсивном счетчике 25 производится последовательное уменьшение (увеличение) предварительно занесенного в него кода порядка.894719 10 формула изобретения Цифровой коррелятор, содержащий первый и второй блоки памяти, входы которых являются соответственно первым и вторым входами коррелятора, первые выходы первого и второго блоков памяти подключены ко входам соответствующих блоков выделения порядков, выход первого из которых подключен ко входу первого блока памяти знака, выход второго блока выделения порядков соединен с первым входом второго блока памяти знака, первый выход которого соединен с его вторым входом, первый выход первого блока памяти знака и второй выход второго блока памяти знака подключены соответственно к первому и второму входам первого блока элементов И, третий вход которого соединен с выходом первого сумматора, входы которого подключены соответственно ко ворому выходу первого блока памяти знака и к третьему выходу второго блока памяти знака, выходы блока элементов И подключены ко входам преобразователей положительных .и отрицательных величин в естественную форму соответственно, выходы которых соединены со входами соответственно первого и второго накапливающих сумматоров, выход первого из которых подключен к первому входу второго сумматора, второй вход которого подключен к выходу блока обращения кода, вход которого соединен с выходом второго накапливающего сумматора, выход второго сумматора через цифроаналоговый преобразователь соединен со входом блока регистрации коррелятора, о т л и ч а ю щ и й с я тем,что, с целью повывения точности, внего введены три триггера, второйи третий блоки элементов И и блоксложения мантисс, выход которогоподключен к четвертому входу первого блока элементов И, входы блокасложения мантисс соединены соответ 1 о ственно с выходами второго и треть-.его блоков элементов И и третьеготриггера, второй выход первого блока памяти подключен к первым входамтриггеров, третий выход первого блока памяти подключен ко вторым вхо"дам первого и третьего триггеров ик первому входу третьего блока элементов И, второй выход второго блокапамяти соединен со вторым входомвторого триггера, третьим входомтретьего триггера и первым входомвторого блока элементов И; второйи третий входы которого подключенысоответственно к выходам первого ивторого триггеров, второй вход третьего блока элементов И соединен с выходом второго триггера, выходы второго,и третьего блоков элементов Иподключены соответственно к первомуи второму входам блока сложениямантисс, третий вход которого соеди"нен с выходом третьего триггера. Источники информации,принятые во внимание при экспертизе 35 1. Грибанов Ю.И. и др, Автоматические цифровые корреляторы. И.,"Энергия", 1971, с. 153. 2. Патент США У 3863058, Нки 235152, опубл. 1970 -(прототип ) 40