Устройство сопряжения

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сееэ СоветскихСсщиелистическихРеспублик,(и) 001074(д 06 Г 3/04 Гееудерстаевай кемнтет СССР в делам изебретеннй и етхрмтий(71) Заявитель УСТРОЙСТВО СОПРЯЖЕНИЯ е быстрошее иад- лер- вым Наиболее близк по технической с результату являетс ния, содержашее д мирователь, тригге НЕ, коммутатор ка га, дешифратор код пения 12 1,о В ора адпервым вход ко Изобретение относится к вычислительной технике, в частности к устройствам сопряжения различных по скоростным характеристикам источников и приемников информации, и может быть использовано в системах обмена данными.Известно устройство сопряжения, содержашее дешифратор адреса, формирователь, триггер, первый и второй элемен- тыИ 1.Недостатком устройства является необходимость затрат значительного количества оборудования. им к предлагаемому ушности и достигаемому я устройство сопряжеешифратор адреса, форр, элементы И,ИЛИ, налов, регистр сдвиа запроса, схему срав Недостатком известного устройствявляется малое быстродействие и низфункциональные возможности.Цель изобретения - повышенидействия устройства.5Поставленная цель достигается темчто в устройство сопряжения, содержакоммутатор каналов, дешифратор кодазапроса, схему сравнения, дешифратор1 О адреса, регистр адреса, формирователимпульсов, первый, второй элементыпервый элемент И, выход которого сонен с тактовым входом регистраторареса, а первый вход связан с входом15 вого элемента НЕ и с первым тактовыходом коммутатора каналов, входыкоторого являются группой входов устства, информационный выход коммутатканалов соединен с информационнымдом регистра адреса, выход которогосвязан с первым входом дешифрат.реса, выход которого соединен свходом схемы сравнения, второйторой связан с первым выходом дешифратора кода запроса, второй выход которого соединен с управляющим входом коммутатора каналов, а вход дешифратора кода запроса является запроАым входом устройства, вход окончания записи устройства связан с первым входом формирователя импульсов, второй вход которого соединен с выходом первого элементта НЕ, а выход второго элемента НЕ 16 соединен с вторым входом первого зле; мента И введены первый, второй, третий регистры сдвига, второй, третий, четвертый пятый, шестой, седьмой восьмой эле,менты И, третий и четвертый элементы НЕ, фю элемент ИЛИ, причем выход первого регист.ра сдвига соединен с вторым входом де- шифратора адреса, входом второго элемен.та НЕ, первыми входами второго и третьего элементов И, выход второго элемента И соединен с первым тактовым входом третьего регистра сдвига, выходы каждого разряда которого соединены с управляющими входами соответствую 1 ших разрядов второго регистра сдвига,вы-ходы первого, И,-1 и.л -го разрядов третьего регистра сдвига являются соответственно выходами запрета записи, готовности информации и запрета считывания, информационный выход второго регистра связан с первым входом четвертого элемента И, выход которого является информационным выходом устройства, а второй вход соединен с выходом,.%1пятого элемента И и с. тактовым входом второго регистра сдвига и вторым так- .товым входом третьего регистра сдвига,.тактовый вход устройства связан с вторыми входами пятого и шестого элементов И, первый вход шестого элемента И соединен с тактовым выходом коммутаао тора каналов, "а выход шестого элемента И связан с выходом стробирования устройстВа и с входом третьего элемента НЕ, выход которого связан с первым входом пятого элемента И, выход. схемы сравнения соединен с входом четвертого элемента НЕ и первым входом восьмого элемента Йвторой и третий входы которого .связайы соответственно с информаг. пионным выходом коммутатора каналов и выходом формирователя импульсов, а выход Восьмого элемента И соединен с информационным входом второго регист;. ра сдВига, выход четвертого элемента НЕ связан с Вторым входом третьего элемента И, выход которого соединен с выходом запроса повторной передачи устройства и первым входом элемента ИЛИ, второй вход котор 1 о 1;о связан с входом окончания записи устройства выход элемента ИЛИ связан с установленным входом первого регистра сдвига,тактовый вход которого связан с выходом седьмого элемента И, выходы которого соединены соответственно с тактовым выходом коммутатора каналов и выходом первого элемента И,На чертеже приведена структурнаясхема устройства,Устройство сопряжения содержит элементы И 1-8, регистры 9-11 сдвига,элементы НЕ 12-15, формирователь.16 импульсов, коммутатор 17, регистр18 адреса, элемент ИЛИ 19, дешифратор 20 кода запроса, дешифратор 21 адреса, схему 22 сравнения, информацион ный выход 23, выход 24 запрета .считывания, выход 25 готовности информации,выход .26 запрета записи, выход 27 стробирования, выход 28 запроса повторнойпередачи, информационный вход 29, вход20 окончания записи, запросный 31 итактовый 32 входы устройства,Устройство работает следующим образом,Дешифратор 20 кода запроса по коду запроса, поступающему на вход 31,производит выбор в коммутаторе 17определенного канала, одновременно фор-мируя код адреса требуемой информациив схему 22 сравнения. Инфбрмация, поступающая на вход 29, проходит через коммутатор 17 каналов и поступаетна информационный вход регистра 18адреса. Одновременно тактовые импульсы с первого выхода коммутатора 1 7 =каналов через открытый элемент И 1поступают на тактовый вход регистра 18адреса и через открытый элемент И 7на тактовый вход регистра 9 сдвига, нулевой сигнал с выхода старшего разряда которого через, элемент НЕ 13 держит открытым элемент И 1. Г 1 ри появлении единицы в старшем разряде регистра9 сдвига элементИ 1 закрывается и тактовые импульсы не поступак т натактовые входы регистра 18 адресаи регистра 9 сдвига, что свидетельствует о заполнении регистра 1 8 адреса кдом адреса канала. Этот же сигнал поступает в дешифратор 21 адреса как разрешение дешифрации. Если адрес принятойинформации не совпадает с адресом,требуемым кодом запроса, то схема22 сравнения не срабатывает и информация с коммутатора 17 каналов на вход10745 1 дО Режим считывания информации может начаться при появлении управляющего сйгнала с выхода 25, т. е. при наличии 55 хотя бы одного бита информации в регистре,10 сдвига. Тактовые импульсы считывания информации с входа 32 через регистра 10 сдвига не поступает, что говорит о невозможности дальнейшей передачи информации ог канала абонен- ту. Нулевой сигнал с выхода схемы 22 сравнения через элемент НЕ 15 поступает на вход элемента И 3, открытого по второму входу единичным сигналом с выхода старпего разряда регистра 9 сдвига.Сигнал с выхода элемента И 3 через элемент ИЛИ 19 устанавливает регистр 9 сдвига в исходное положение и поступает на выход 28 как запрос устройства сопряжения на повторную передачу информации.При совпадении адресов с дешифратора 21 адреса и дешифратора 20 кода запроса схема 22 сравнения вырабатывает сигнал .1 на открытие элемента И 8. Через элемент И 8 информация поступает на информационный вход регистра 10 сдвига. Перед началом работы в крайнем правом разряде регистрра 11 сдвига записана единица, которая разрешает запись первого бита информации в правый крайний разряд ре-: гистра 10 сдвига. Очередной тактовый импульс; сопровождающий бит информации, через элемент И 2, открытый по второму входу сигналом с выхода старшего разряда регистра 9 сдвига, поступает на тактовый вход регистра 11 сдвига и сдвигает единицу старшего разряда регистра 11 сдвига влево, разрешая тем самым запись очередного бита информации вовторой справа раэряц регистра 10 сдвига,й альнейщем процесс записи информации повторяется, При сдвиге единицы в крайний левый разряд регистра 11 сдвига с управляющего выхода 26 выдается сигнал "Запрет записи", и дальнейшая запись информации приостанавливается до освобождения хотя бы одного разряда регистра 10 сдвигаПосле окончания записи в регистр 10 сдвига на вход 30 поступает сит нал фОкончание записи", который через формирователь 16 импульсов закрывает элемент.И 8. Этот же сигнал через элемент ИЛИ 19 устанавливает регистр 9 сдвига в исходное состояние. 5 1 О 35 2 О 25 ЭО 35 45 5 О открытый по первому входу элемент И 5 поступают на второй тактовый вход регистра 11 сдвига и на тактовый вход регистра 10 сдвига. При поступлейии тактового импульса считывания происходит сдвиг информации, находящейся в первом регистре 10 сдвига вправо на один разряд и первый бит информации через открытый элемент И 4 выдается на информационный выход 23 устройства. Этим же тактовым импульсом производится сдвиг вправо на один разряд единицей, записанной в регистре 11 сдвига, При появлении управлякацего сигнала с выхода 24, т, е. при отсутствии информации в регистре 10 сдвига, прекрашается подача тактовых импульсов для считывания информации.В режиме совмещения процессов записи и считывания могут возникнуть случаи одновременного прихода тактовых импульсов на запись и на считыва- ние. В целях предогврашения потерь информации приоритет отдается. режиму записи, Это осуществляется тем, что тактовые импульсы на запись и чтение по ступают на элемент И 6, сигнал с выхода которого через элемент НЕ 14 закрывает элемент И 5 и тактовые импульсы считывания не поступают на регистры 10 и 11 сдвига, Сигнал с вы хода элемента И 6 поступает на управляющий выход 27 устройства, Это свидетельствует абоненту об отсутствии информации на данный такт считывания.Так как передача информации происходит независимо от приема, то частота тактовых импульсов записи и чтения может быть произвольной.Таким образом устройство позволяет по сравнению с прототипом повысить быстродействие за счет совмещения режимов. записи-считывания, отсутствия потерь времени на запись информации при несовпадении адреса принимаемой информации с адресом, требуемым кодом запроса и совмешения процесса записи и считывания. Кроме того, отсутствует ограничение по объему передаваемой информации, сопровождаемой одним адресом. ф ормула изобретения Устройство сопряжения, содержащее коммутатор каналов, дешифратор кода запроса, схему, сравнения, дешифраторадреса, регистр адреса, формирователь,импульсов, первый, второй элементы НЕ,первый элементИ, выход которого соединен с тактовым Входом регистра адреса, а первый вход связан с входом пер-вого элемента НЕ и с первым тактовымвыходом коммутаторе каналов, Входыкоторого являются группой входов устройства, информационный выход коммутато-.ра каналов соединен с информационным ОВходом регистра адреса, выход которогосвязан с первым входом дешифретораадресе,. Выход которого соедичен с первым входом схемы сравнения, второйвход которой связан с первым выхбйом 15дешифратора кода запроса, второй выходкоторого соединен с управляющим входом коммутатора каналов, а вход дешифрвтора кода, запросе является запроснымвходом устройства, вход окончания зеписи устройства связан с первым входомформирователя импульсов, второй входкоторого соединен с выходом первогоэлемента НЕ, е выход второго элемента НЕ соединен с вторым входом первого элемента И, о т л и ч а ю щ е е с ятем, что, с целью повышения Йстродействия устройстве, в него введены первый,второй третий регистры сдвиге, второй,третий, четвертый, пятый шестой, седьмой, восьмой элементы И, третий и четвертый элементы НЕ, элемент ИЛИ, причем выход первого регистра сдвига соединен с вторым входом дешифратора адреса, Входом второго элемента НЕ, первыми Входами второго и третьего элементов И, выход второго эцемента И соединен с перВым тактовым входом третьего регистра сдвига, выходы каждого разряде которого соединены с управляющимивходами соответствующих разрядов второго сдвиге, выходы первого, пи -гора:-рядов третьего регистра сдвиге являются соотВетственно выходами запрета записи, готовности информации и запрета считывания ус тройства, информационный выход второго регистра связан с первым Входом четвертого элемента И, Вьиод которого являет ся информационным выходом устройства, а второй вход соединен с выходом пятого элемента И и с тактовым входом второго регистра сдвига и вторым тактовым входом третьего регистра сдвиге, тактовый вход устройства связан с вторыми Входами пятого и шестого элементов И, первый вход шестого элемента И соединен с тактовым выходом коммутатора каналов, а выход шестого элемента И связан с выходом стробирования устройства и с Входом третьего элемента НЕ, выход которого связан с первым входом пятого элемента И, выход схемы сравнения соединен с Входом четвертого элемента НЕ и первым входом восьмого элемента И, второй и третий входы которого связаны соответственно с информа - ционным выходом коммутатора каналов и Выходом формирователя импульсов, е выход восьмого элемента И соединен с информационным входом второго регистра сдвига, выход четвертого элемента НЕ связан с вторым входом третьего элемента И, выход которого соединен с выходом запроса повторной передачи устройства и первым входом элемента ИЛИ, второй вход которого связан с входом окончания записи устройства, выход элемента ИЛИ связан с установочным входом первого регистра сдвига, тактовый вход которого связан с выходом седьмого элемента И, выходы которого соединены соответственно с тактовым выходом коммутатора каналов и выходом первого элемента И.Источники информации,принятые во внимание при эксперти; е 1, Авторское свидетельство СССР488202, кл 6063/04, 1976 2. Авторское свидетельство СССР656049, кп 606 Г 3/04, 1979.1001:0.74 Шулла 704 Подписинного комитета СССРений и открытийЖ, Раушская наб. аз 1396/55 ТиражВНИИПИ Государстпо делам изобр. 113035, Москва д. 4/5 ПП Патент", г, Ужгород, ул. Проектная илн Составитель Г. Стернинактор Н. Стащишина Теехред Т.Маточка:Коррект