Преобразователь частота-код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Зав С 01 К 23 10 ИЗ ТЕНИЯ ЕЛЬСТВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕДАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский институт электроннойтехники,(54)(57) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТА -КОД, содержащий первый и второй счетчики, первый и второй вентили, выходы которых соединены соответственносо счетными входами первого и второго счетчиков, генератор опорной частоты, выход которого соединен с первым входом второго вентиля, блокуправления и процессор, о т л и -ч а ю щ и й с я тем, что, с цельюповышения быстродействия в широкомдиапазоне частот, в него введеныФсмеситель, коммутатор, формировательи двоичный делитель, первый вход которого подключен к выходу генератора опорной частоты, вторые входы -,.801129543 А к первому выходу блока управления, а выход двоичного делителя подключен к первому входу смесителя, второй вход которого соединен с первым входом коммутатора и является входом устройства, выход смесителя соединен с вторым входом коммутатора, третий вход которого подключен к второмувыходу блока управления, а выход коммутатора подключен к входу форми.рователя,выход которого соединен с первым входом первого вентиля и первым входом блока управления, второй выход которого подключен к вторым входам первого счетчика, третий выход блока управления под- Е ключен к третьему входу первого счетчика и к второму входу второго счетчика, а четвертый выход подключен к вторым входам первого и второго вентилей, первый вход блока управ. ления подключен к выходам второго счетчика, второй его вход подключен фф к выходу переноса первого счетчика, ффффф а входы-выходы шины адреса данньи.и управления процессора соединены О с соответствующими входами-.выходами д блока управления. 4 ьщий первый и второй счетчики, первыйи второй вентили, выходы которыхсоединены соответственно со счетными входами первого и второго счетчиков, генератор опорной частоты,выход которого соединен с первымвходом второго вентиля, блок управления н процессор, введены смеситель,коммутатор, формирователь и двоичный делитель, причем первый вход последнего подключен к выходу генератора опорной чаСтоты; вторые входы -выход двоичного делителя подключенк первому входу смесителя, второйвход которого соединен с первым входом коммутатора и является входомустройства, выход смесителя соединенс вторым входом коммутатора, третийвход которого подключен к второмувыходу блока управления, выход коми блока управления, второй выход которого подключен к вторым входампервого счетчика, третий выход блока ход подключен к вторым входам первого и второго вентилей, первый входблока управления подключен к выходамвторого счетчика, второй его вход подключен к выходу переноса первого./счетчйка, а входы-выходы шины данных, адреса и управления процессора соединены с соответствующими входами. выходами блока управления.На фиг. 1 представлена функциональная схема преобразователя частота - код; на фиг. 2 - функциональная схема блока управления.Преобразователь частота - код (фиг. 1). содержит смеситель 1, коммутатор 2, формирователь 3, двоичный чика, выходы 13 второго счетчика, первые выходы 14 (установки) двоичного делителя, входы-выходы шины 15 адреса, данных и управления процессора, сигнальные линии: 16 - управления коммутатором, 17 - выхода переноса первого счетчика, 18 - установки первого счетчика и сброса второ 1 1129543 2Изобретение относится к измерительной технике и может быть использовано для автоматической обработкисигналов частотных первичных преобразователей, а также для измерения5частоты электрических сигналов.Известны устройства, работа которых основана на измерении частоты понескольким периодам исследуемого сигнала 11.Однако эти устройства сложно перестраиваемы по необходимой точностии времени измерения, а поэтому мало к первому выходу блока управления, аэффективны для систем автоматического сбора и обработки информации отчастотных первичных преобразователей.Наиболее близким по техническойсущности к предлагаемому являетсяустройство, содержащее первый и второй счетчики, первый и второй вентили, выходы которых соединены соответ"ственно со счетными входами первого мутатора подключен к входу формирои второго счетчиков, генератор опор- вателя, выход которого соединенной частоты, выход которого соединен с первыми входами первого вентиляс первым входом второго вентиля, 25блок управления и процессор, причемпервый выход последнего подключенк первому входу блока управления,первая выходная шина - к установочным входам второго счетчика, перваявходная шина - к выходам второгосчетчика, а вторая входная шина сое.- динена с выходами первого счетчика,второй вход блока управления соединен с сигнальной линией, соответствующей старшему разряду первойвходной шины процессора, третий входобъединен с первым входом первоговентиля и является входом устройства,а первый выход блока управленияподключен к вторым входам первогои второго вентилей 2.Недостатком известного устройстваявляется низкое.,быстродействие в широком диапазоне частот в связис использованием метода измерениячастоты по периоду с равномерным делитель 4, генератор опорной частоусреднением, характеризующимся па- ты 5, первый и второй вентили 6 и 7,дением быс".родействия с ростом иэ- первый и второй счетчики 8 и 9, блокмеряемой частоты при заданной абсо- управления 10, процессор 11, вторыелютной погрешности измерения, а так О выходы 12 (установки) первого счетже критичностью к шумам входного сигнала.Цель изобретения - повышениебыстродействия преобразователя частота - код в широком диапазоне частот.Поставленная цель достигаетсятем, что в преобразователь, содержа1129 Преобразователь может работать с процессором любого типа, Различия 4 О при этом заключаются лишь в структуре блока управленйя 10. Для иллюстрации возможности построения блока управления 10 приведен пример реализации его, ориентированный на приме нение микро-ЭВИ "Электроника".Блок управления 10 (фиг. 2) со.держит шинный формирователь 21, буферный регистр 22, селектор адреса 23, триггеры 24-28, инвертор 29, повторитель 30, элементы 2 И 31 и 32, элемент ЗИ-НЕ 33, элементы 2 И 34 и 35, инверторы 36 и 37, элемент 2 И-НЕ 38, элемент 2 И 39, элементы 2 И-НЕ 40 и 41, элемент 2 И 42, элемент 2 И-НЕ 43, дифференцирующую цепь 44-46, причем первая выходная шина шинного формирователя 21 подклю 3го, 19 - управления вентилями,20 - синхронизации начала счета,причем первый вход смесителя 1 соединен с выходом двоичного делителя 4,второй вход объединен с вторым вхо 5дом коммутатора 2 и является входомустройства, а вьмод подключен к первому входу коммутатора 2, третийвход которого последством линии 16соединен с первым выходом блока 1 Оуправления 10, а выход - с входомформирователя 3, выход которого подключен к первому входу вентиля 6 ипосредством линии 20 - к первомувходу блока управления 10, первыевыходы 14 которого подключены к первым (установочным) входам двоичногоделителя 4, вторые входы 12 - к вторым (установочньп ) входам счетчика 8, третий выход - к третьему входу (разрешения установки) счетчика 8 и второму входу (сброса) счетчика 9 посредством линии 18, третийвыход - к вторым входам вентилей 6и 7 при помощи линии 19, первый вход 25соединен пбсредством линии 17 с выходом переноса счетчика 8, первыевыходы 13 - с выходами счетчика 9,счетный вход которого подключен к выходу вентиля 7, первый вход которого. объединен с первым входом двоичногоделителя 4 и выходом генератораопорной частоты 5, выход вентиля 6подключен к счетному входу счетчика 8, а входы-выходы шины 15 адреса,данных и управления процессора 11соединены с соответствующими входами-выходами блока управления 10. 543 4чена к выходам 12 и соответствующим входам буферного регистра 22 и селектора адреса 23, первый выход которого подключен ко входу 0 триггера 24, второй - к входу 0 триггера 26, третий - к входу Р триггера 25, тактирующие входы триггеров 24-26 объединены и подключены к выходу инвертора 29, установочные входы триггеров 24-26 объединены и подклю" цены к выходу повторителя 30, первый вь 1 ход триггера 24 соединен с первым входом элемента ЗИ-НЕ 33, второй - с первыми входами элементов 2 И 35 и 39, первый выход триггера 25 соединен с вторым входом элемента ЗИ-НЕ 33, второй - с первыми входами элементов 34 и 38, первый выход триггера 26 подключен к третьему входу элемента ЗИ-НЕ 33, второй - к первому входу элемента 2 И 32 второй вход которого объединен с вторыми входами элементов 2 И-НЕ 38 и 40, элемента 2 И 39 и подключен к выходу инвертора 36, выход элемента 2 И 32 соединен с первым входом элемента 2 И-НЕ 43, второй вход которого подключен к младшей разрядной линии первой выходной шины шинного формирователя 21, вторые входы элементов 2 И 34 и 35, элемент 2 И-НЕ 41 объединены и подключены к выходу инвертора 37, первые входы элементов 2 И-НЕ 40 и 41 объединены и подключены к выходу элемента ЗИ-НЕ 33, выходы элементов 2 И-НЕ 40 и 41 подключены соответствейно к первому и второму входам элемента 2 И 42, выходы элементов 2 И 34 и 35 соединены соответственно с первым и вторым управляющими входами шинного формирователя 21, выход элемента 2 И 39 - с управляющим входом буферного регистра 22, установочные входы триггеров 27 и 28 объединены и подключены к выходу элемента 2 И-НЕ 38 и сигнальной линии 18, входы Э этих триггеров заземлены, тактирувш 1 ие входы подключены к сигнальным линиям 17 и 20 соответственно, первый выход триггера 27 подключен к первому входу элемента 2 И 31, второй выход триг гера 27 подключен к второму входу элемента 2 И 31, выход которого соединен с сигнальной линией 19, выход инвертора 29 через дифференцирушщую цепь 44-46 подключен к входу повторителя 30, выход элемента 2 И-НЕ 43подключен к сигнальной линии 161129543 3Сигнальные линии "синхроимпульс активный" (СИА), "синхроимпульс пассивный" (СИП), входящие в шину 15, являются управляющими для процессора микро-ЭВМ "Электроника" и выполня ют следующие функции. СИА служит для идентификации адреса внешнего устройства на шине 15, При этом во время всего цикла обмена процессора с указанным устройством на данной линии 1 О поддерживается низкий логический уровень. СИП формируется внешним устройством (в данном случае бло" ком управления 10), Его низкий уровень информирует процессор 15 в цикле "Вывод" о конце приема данных из процессора, а в цикле "Ввод"- о наличии выводимых в процессор данных на шине 15.Выход элемента 2 И 42 подключен 20 к сигнальной линии СИП шины адреса, данных и управления процессора, вход инвертора 29 - к сигнальной линии СИА шины адреса, данных и управления:процессора, входы инверторов 36 25 и 37 - к сигнальным линиям Вывод" и "Ввод" шины адреса, данных и управления процессора соответственно, выходы буферного регистра 22 соединены с выходами 14, первая входная шина шинного формирователя 21 " с выходами 13. Блок управления 10 выполняет следующие функции: обеспечивает передачу с шины 15 на установочные входы первого счетчика 8 по выходам 12 кода числа измеряемых периодов, а на установочные входы двоичного делителя 4 по выходам 14 - кода коэффициента деления; обеспечивает прием ко"40 да измеренных периодов с выходов 13 на шину 15; селектирует адреса двоичного делителя 4, счетчиков 8 и 9, коммутатора 2; вырабатывает сигналы, управляющие работой вентилей 6 и 7,45 счетчиков 8 и 9, коммутатора 2.Сущность работр преобразователя заключается в том, что измерению подвергается не сама неизвестная частота Г, а разность Г, формируемая50 смесителем, между ней и некоторой опорной частотой ГО, причем последняя автоматически регулируется таким образом, чтобы эта разность лежала в окрестности некоторого наперед за 55 данного значения частоты Г, Частота Е вырабатывается делением частоты опорного генератора Й , причем коэффициент деления К=ГО/Е рассчитывается процессором и записывается в двоичный делитель, Необходимая величина Г=Г+Гопределяется путем прикидочного измерения частоты Е за малое время. Оно осуществляется подключением при помощи коммута. тора измеряемой частоты через формирователь непосредственно на вход первого вентиля и подсчетом числа импульсов опорной частоты, поступающих на счетный вход второго счетчика за время, равное длительности выбранного числа периодов измеряемой частоты, которое задается предварительной установкой первого счетчика. ,Поскольку абсолютная погрешность измерения Г равна аналогичной для Кя (в пренебрежении погрешностью установки Й я ), а Г может быть существенно меньше Г, происходит уменьшение времени измерения в Г /1 раз.Устзойство работает следующим образом. С помощью коммутатора 2 сигнал измеряемой частоты Я посредством линии 16 подключается к входу формирователя 3, осуществляющего его преобразование в прямоугольные импульсы нужной амплитуды. Процессор 11 помещает на выходы 12, соединенные с установочными входами счетчика 8, код начального числа периодов исследуемого сигнала. Одновременно по линии 18 выдается сигнал разрешения установки счетчика 8 и сброса счетчика. После снятия сигнала с линии 18 по первому фронту измеряемого сигнала, поступающего в блок управления 10 по линии 20, там вырабатывается сигнал, который посредством линии 19 открывает вентили 6 и 7, обеспечивая тем самым поступление измеряемого сигнала на вычитаний вход счетчика 8 и опорного сигнала на.суммирующий вход счетчика 9. В момент своего обнуления счетчик 8 выдает по линии 17 в блок управления сигнал, обеспечивающий снятие открывающего уровня на линии 19 и запирание вентилей 6 и , Таким образом, содержимое счетчика 9 пропорционально длительности начального числа измеряемых периодов. Процессор 11 принимает данные из счетчика 9 (из выходов 13) и рассчитывает частоту по формулеиХною=, офФгде п - число измеряемых периодов,записываемое в счетчик 8;щ - содержимое счетчика 9;Е,1 - частота опорного генератора.Процессором 11 определяется значение коэффициента деления:ЙоК= ---- х ном +цгде К, - выбранное значение выходной частоты смесителя 1. 1 ОЭто число округляется до ближайшего большего целого числа К и засылается в двоичный делитель посредством выходов 14. При этом на выходедвоичного делителя 4 появится сигнал 15с частотой Г /К , а на выходе смесителя 1 - с частотой Г =Г /К -Гн оХС помощью коммутатора 2 выходсмесителя 1 посредством линии 16 подключается к входу формирователя 3. 20Далее производится в описанном порядке измерение частоты 1 с необхондимой абсолютной погрешностью. Послеэтого процессор 11 рассчитываетзначение измеряемой частоты: . 25х н о/Таким образом, общее время измерения частоты К с абсолютной погрешностью Й складывается из времени начального измерения, которое но- ЗОсит прикидочный характер и можетбыть очень быстрым, и времени измерения частоты Гн с погрешностью дГ,причем Г выбирается меньшей Г,а этимметодом по периоду измеряется.35в Е /Ен раз быстрее,Блок управления 10 работает следующим образом. Обращение к счетчикам 8 и 9, дво ичному делителю 4, коммутатору 2 со стороны процессора 11 осуществляется как к обычным ячейкам памяти, причем используются общие адреса для счетчика 8 и младших двух байтов счетчика 9, двоичного делителя 4 и старших разрядов счетчика 9 и отдельный адрес для коммутатора 2. В начальном состоянии шинный формирователь 21 включен на прием адреса-дан 50 ных из шины 15 процессора 11. По отрицательному фронту сигнала СИА, поступающего из процессора 11, проиоходит дешифрация адреса в селекторе адреса 23, и состояние его выходов записывается в триггеры 24-26. Выборка нужного адреса соответствует нулевому уровню на одном из выходов селектора адреса 23. Далее в зависимости от режима обмена процессор 11 вырабатывает нулевые сигналы о 1 11 нВвод или Вывод . В первом случае инициируется появление единичных уровней на выходах элементов 2 И 34 и 35, которые переключают шинный фор. мирователь 21 на прием данных в ши/ ну 15 по выходам 13 из младших или старших разрядов счетчика 9 соответственно. Во втором случае вырабатывается либо единичный уровень на выходе элемента 2 И 39, разрешающий запись данных из шины 15 в буферный регистр 22, выходы которого соединены с установочными входами двоичного делителя 4 посредством линии 14, либо нулевой на выходе элемента 2 И-НЕ 38. поступающий по линии 18 на входы разрешения установки счетчика 8 и сброса счетчика 9, а также устанавливающий триггеры 27 и 28, либо младший разряд шины 15 посредством линии 16, подключенной к выходу элемента 2 И-НЕ 43, соедйняется с управляющим входом коммута. тора 2. По первому фронту импульса измеряемой частоты, поступившему на тактовый вход триггера 28 по линии 20 после окончания сигнала "Вывод , происходит опрокидывание триггера 28 и появление единичного сигнала на выходе элемента 2 И 31, открывающегопосредством линии 19 управляющие вентили 6 и 7. При обнулении счетчика 8 в нем вырабатывается импульс переноса, обнуляющий по линии 17 триггер 27 и тем самым сбрасывающий единичный уровень на линии 19. Появление нулевого уровня на одном из входов элемента ЗИ-НЕ 33, соответствующее выборке одного из адресов, при наличии инвертированных сигналов "Ввод" или "Вывод" на вхо,;. дах элементов 2 И-НЕ 41 и 40 соответственно, вызывает появление на выходе элемента 2 И 42 нулевого уровня сигнала СИП, который информирует процессор 11 при выводе о конце прие ма данньп, а при вводе - о наличии выводимых данных на шине 15. По положительному фронту сигнала СИА, свидетельствующему о конце обмена, при помощи дифференцирующей цепи 44- 46 и повторителя 30 происходит формирование отрицательного импульса 1 устанавливающего триггеры 24-26 в начальное единичное состояние.иСигнальные линии СИА "Ввод Вывод", СИП на фиг. 1 входят в сос"