Преобразователь параллельного двоичного кода в последовательный квазитроичный код

(57) Изобретение от тике, вычислительно использоваться в ав преобразования и ко ции, Целью изобрете шение быстродействи ройство преобразует ичный код единичног Гав лемеха с, 229 ательныи оичныимент ИЛИ СССР 1979 идетельс 06 Р 5/ АвторскоеВ 857973, кл. содержит эл 2 импульсов селекторные элемент каналы 5 ен на ра ЛЬНОГОЛЬНЫЙ торых выполимпульсов,менте ИЛИ 9 лементах 2 ил, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛДВОИЧНОГО КОДА В ПОСЛЕДОВКВАЗИТРОИЧНЫЙ КОД номных системах рования информая является повыустройства, Устараллельный двовеса в последо-; д. Устройство 1, Формирователь И 3, регистр 4 и б,каждый из копределителе 7 И 8, 10 и элес, 10 15 20 - 25 1 133Изобретение относится к автоматике, вычислительной технике и можетиспользоваться в автономных системахпреобразования и кодирования информации.Целью изобретения является повышение быстродействия преобразователя.На фиг, 1 показана функциональнаясхема преобразователя; на фиг. 2временные диаграммы, поясняющие егоработу.Преобразователь содержит элементИЛИ 1, формирователь 2 импульсов, элементы И 3, регистр 4 и первый, второй селекторные каналы 5 и 6, каждыйиз которых выполнен на распределителе 7 импульсов, элементах И 8, объединенных в группу, элементе ИЛИ 9 иэлементе И 10,Преобразователь работает следующимобразом.На входы преобразователя на каждомтакте преобразования поступает Иэначный параллельный двоичный, код единичного веса.Если сопоставить входной сигнал иего производную (соответственно эпюры1 и 4 на фиг, 2), то участкам спадоваб, гд, жз будут соответствоватьучастки отрицательной полярности производной, участкам подъемов вг, еж -участки положительной полярности, агоризонтальным участкам - участки нулевого уровня на эпюре 4, Таким образом, знаковая функция производнойвходного сигнала представляет собойтрехуровневую функцию, дискретизациякоторой тактовыми импульсами 1 - 29на эпюре 1 приводит к последовательному троичному коду, Так как ЭВМ стро.ят из двоичных элементов, то преобразователь должен содержать 2 канала:канал для селектирования символов"Ф 1" и "О" (эпюра 3) и канал для символов "-1" и "О" (эпюра 2), Нетрудновидеть, что информация об индивидуальных особенностях входного сигналасохраняется, поскольку суммированиесимволов на эпюрах 2 и 3 приводит кэпюре 4,Структура преобразователя при сопряжении его с многоканальным выходомсущественно упрощается, так как фор-.мирование трехуровневой знаковой,.функции производной входного сигналаосуществляется без предварительного,дифференцирования и клиппированиясигнала, Чтобы в этом убедиться, дос 6252 2 таточно рассмотреть характер преобразований на одном иэ участков входного сигнала, например, на участкеподъема.В этом случае с каждым последующим тактом измерений амплитуда, т.е.номер входа преобразователя,в которомпоявляется импульс, растет. Например,при зондировании участка(эпюра 1)на тактах 9 - 16 номера уровней растут от О до (1-2) и т.д, Поэтому достаточно отселектировать последовательность выходных. импульсов на участкахподъемов в один канал, а на участкахспадов - в другой канал,Суть преобразований, включающихдифференцирование, клиппирование,дискретизацию, заключается в следующем.Пусть в первом такте измеренноезначение входного сигнала соответствует -му уровню. В этом случае на -мвходе появится импульс напряжения,который поступит одновременно черезоткрытые элементы И 3 на 1-вход 1 го триггера регистра 4 и на вторыевходы -х элементов И, На первые входы последних в этом такте ничего не З 0 поступает, поэтому напряжение на вы."ходах элементов И равно ООно возникает только в последующих тактах, когда одновременно с появлением импульса на одном из информационных вховходов появится задержанный импульс на выходе триггера Т регистра 4 и через диодные цепи распределителя 7 поступит на первые входы соответствующих элементов И 8,40 Согласно эпюрам 1 и 2 во втором такте появится импульс на (1-2) входе, В это же время появится импульс на выходе триггера Т, регистра 4, так как на его К-вход поступит тот же им" 4 пульс через элемент ИЛИ 1, формирователь 2 и вернет триггер Т, регистра 4 в исходное состояние, Выходное напряжение этого триггера черездиодные распределители 7 откроет по 50первым входам элементы И 8 с номерами ниже -го в первом канале 5 и сномерами выше -го во втором канале6. Следовательно, выходной импульспоявится в канале 5, который селектирует участки спадов функции, 55 Выходные импульсы в канале 5 будут появляться не только до момента канчания участка спада а 6, но и в6252 Формула з 1 ЗЗтечение всего горизонтального участкабв. Это обусловлено тем, что, еслив соседних тактах измерен один и тотже уровень входного сигнала, то выходное напряжение появится в обоихканалах 5 и 6, как, например, натактах 7 - 11 и 19 - 2 1 (эпюры 2 и3) . Соседние импульсы на выходе каждого канала 5 и 6 сливаются в единыйимпульс, образуя временные ворота дляпрохождения тактовых импульсов с выхода формирователя 2 через элементы "И 10,Таким образом, в соответствии сзаконом чередования подъемов, спадови горизонтальных участков параллельный двоичный код, поступающий на вхо-.ды 1 - И, буде преобразовываться впоследовательный троичный код на выходах каналов 5 преобразователя. Наэпюре 4 представлена суммарная информация об исходной функции в троичномкоде, Символы "-1" появляются научастках спадов, символы "0" - нагоризонтальных участках, а символы"+1" - на участках подъемов.Повышение технико-экономическойэффективности предлагаемого преобразователя по сравнению с известнымобусловлено двумя факторами: сокращением объема аппаратуры благодаря совмещению ряда функций в одном преобразователе и сохранению качественныххарактеристик функционирования вне зависимости от наличия постоянной составляющей и величины ее случайногоразброса в кодируемом сообщении,изобретения Преобразователь параллельного дно=ичного кода в последовательный квазитроичный код, содержащий элементИЛИ, элементы И и регистр, о т л и -ч а ю щ и й с я тем, что, с целью.повышения быстродействия преобразователя, в него введены формировательимпульсов и первый, второй селекторные каналы, каждый из которых выполнен на распределителе импульсов, группе элементов И, элементе ИЛИ и эле 1 бменте И, выходы распределителя импульсов соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ,выход кото.рого соединен с первым входом элемента И, входы элемента ИЛИ объединеныс первыми входами одноименных элементов И, вторыми входами одноименных элементов И групп селекторных ка 2 б налов и являются входами преобразователя, выход элемента ИЛИ соединен через формирователь импульсов с вторымивходами элементов И, управляющим входом регистра и вторыми входамй эле-ментов И селекторных каналов, выходы элементов И соединены с соответствующими -информационныьй входами регистра, выходы регистра соединены ссоответствующими входами распредели-ттелей импульсов селекторных каналов, 35выходы элементов И селекторных каналов являются выходами преобразовате.- Лй-35, Раушская наб д, 4/ писно ВНИИПИ Гос по делам 3035, Москва, Произ ект твенно-полиграфическое предприятие, г, Ужгород, ул