Вычислительное устройство

(504 С 06 Р 7/3 ПИСАНИЕ ИЗОБРЕТЕН Т ническ бко во СССР 1983. Арифмети 77, с.16, ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТ(57) Изобретение относится к вычислительной технике и может быть использовано в процессорах с плавающейзапятой, содержащих в своем составеаппаратный блок умножения, Цельюизобретения является расширение функциональных возможностей за счет выполнения умножения. Поставленнаяцель достигается тем, что устройство,содержащее схемы 2 -4 сравнения с нулем, элементы И 5-8, блоки 9-12 памяти, содержит коммутатор 1 и блок13 умножения с соответствующими связями. 1 ил., 1 табл.1 13Изобретение относится к вычислительной технике и может быть использовано в процессорах с плавающей запятой, содержащих в своем составеаппаратный блок умножения,Целью изобретения является расширение функциональных воэможностейустройства за счет выполнения умножения.На чертеже представлена схема вы-числительного устройства.Устройство содержит коммутатор 1,схемы 2-4 сравнения с нулем, элементы И 5-8, блоки 9-12 памяти, блок 13умножения, вход 14 направления сдвига устройства, выход 15 устройства,первый и второй информационные выходы 16 и 17 устройства и вход 18 за-дания режима устройства.Блок 13 умножения является матричным. Блоки 9-12 памяти реализованына постоянных запоминающих устройствах (ПЗУ). Цифры над жгутами на чертеже указывают разрядность связи,Устройство работает следующим образом.Число, подлежащее нормализации,с входа 16 поступает на входы схем2-4 сравнения с нулем. Начиная состарших разрядов анализируются группы разрядов исходного числа, Величина группы определяется разрядностьюадреса выбранных постоянных запоминающих устройств. Б данном случаепри разрядности адреса ПЗУ равнойвосьми и разрядности исходного числа равной тридцати двум число ПЗУравно четырем.Каждая группа из восьми разрядов,кроме последней, поступает на схемы2-4 сравнения с нулем и блоки 9-11.Последняя группа поступает только наблок 12, Схемы сравнения с нулем всовокупности с элементами И 5,7 и 8используются для выбора требуемогоблока памяти. Происходит это следующим образом. Каждая группа из восьмиразрядов поступает на свою схемусравнения с нулем. Если все разрядыв группе равны нулю, то на выходесхемы сравнения с нулем формируетсялогическая единица и нуль - в противном случае. Допустим, старшая группа не равна нулю, т.е. один или несколько разрядов равны единице, тогдана выходе схемы 2 сравнения с нулемформируется логический ноль. Этотноль поступая на входы элементов И5 и б, запрещает прохождение сигна 19022 2лов через элементы И 5,7 и 8, т.е.запрещает считывание информации из блоков 10-12. В то же время на инверсном выходе схемы 2 сравнения с нулем формируется логическая единица, которая разрешает считывание информации из блока 9, где хранится значение параметра сдвига, Параметр сдвига определяется числом нулей до 10 первой значащей единицы в адресеблока 9 (см. таблицу). На выходе каждого блока памятиформируются восемь разрядов, содер жащих либо нули, либо единицу тольков одном разряде, Соответствие междупараметром сдвига и номером разряда,в котором стоит единица, показановыше. Умножая полученный операнд 20 на исходное число в блоке 13 умножения, получаем произведение исходногочисла на степень двойки, что и соответствует сдвигу. Однако, таким образом, можно сдвинуть лишь вправо;чтобы организовать левый, сдвиг, считывают результат не из старшей части,а из младшей, Тогда, произведя, например, сдвиг на "25" разрядов вправо и считывая информацию, начиная с 30 "32" разряда по "63", получим исходное число, сдвинутое на "7" разрядов влево. Эту операцию выполняеткоммутатор 1 по сигналу с входа 14.Если первые восемь разрядов равнынулю, то на прямом выходе схемы 2сравнения формируется логическаяединица, на инверсном - логическийноль. На схеме 3 сравнения анализируется следующая группа из восьми ,10 разрядов. Если она не нулевая, тона выходе схемы сравнения с нулемформируется логический ноль. В результате формируются сигналы, запре.щающие считывание из блоков 11 и12, и на элементе И 5 формируетсясигнал, разрешающий считывание изблока 10.Параметр сдвига формируется аналогично описанному за тем исключением, что учитывается факт ра венства нулю предыдущих восьми разрядов. Этот учет производится прибавлением к числу сдвигов в даннойгруппе числа восемь. Затем формируется сдвиг по описанному алгоритму, 55 Таким же образом производится определение параметра сдвига и сам сдвигдля следующих групп разрядов. Исключение составляет только величиначисла, которое необходимо прибавлять.13190 000000 000000 0011 00110 0000011 0000100 011 001 3Каждая группа увеличивает его на восемь, т.е, в первой "+О", во второй "+8", в третьей "+1 б", в четвертой "+24",Сдвиг вправо выполняется аналогич но, для этого на вход 17 подается число, содержащее только одну единицу в каком-либо разряде, Все блоки памяти отключены сигналом с входа 18, коммутатор 1 выбирает старшие 10 разряды произведения. Для умножения на вход 17 подается сомножитель (второй операнд), коммутатор 1 выбирает число за два такта: в первом такте старшую часть, во втором - . 15 младшую часть произведения. Формула изобретения Вычислительное устройство, содер кащее три схемы сравнения с нулем, четыре элемента И и"четыре блока памяти, причем входы разрядов адреса первого, второго, третьего и четвертого блоков памяти соединены соответственно. с входами разрядов, кроме старшего, первого информационного входа устройства, разрядные входы первой, второй и третьей схемы сравнения с нулем соединены соответствен но с входами разрядов,.кроме старшего и семи младших, первого информационного входа устройства, выход неравенства первой схемы уравнения с нулем соединен с входом разрешения считывания первого блока памяти, выход равенства первой схемы сравнения с нулем соединен с первыми входами первого и второго элементов И, выхо 22 4ды неравенства и равенства второй схемы сравнения с нулем соединены соответственно с вторыми входамипервого и второго элементов И, выход второго элемента И соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами неравенства и равенства третьей схемы сравнения с нулем, выходы первого, третьего и четвертого элементов И .оединены соответственно с входами разрешения считывания второго, третьего и четвертого блоков памяти, входы запрета считывания которых соединены с входом задания режима устройства и с входом запрета Считывания первого блока памяти, о т л и - . ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения умножения, оно содержит коммутатор и блок умножения, причем первый информационный вход устройства соединен с входом первого сомножителя блока умножения, выходы старшей и младшей частей, произведения которого соединены соответственно с первым и вторым информационными входами коммутатора, выход которого является выходом устройства, второй информационный вход и вход направления сдвига которого соединены соответственно с входом второго сомножителя блока умножения и с управляющим входом коммутатора, выходы разрядов блоков памяти с первого по четвертый соединены соответственно с входами разрядов второго сомножителя блока умножения.1319022 6 Продолжение таблицы 00001000 00100 28 0001000000011 00100000 00010 01000000 00001 30 00000 10000000 31 00000 11111111 Составитель А.КлюевТехред М.Ходанич Корректор И.Муска Редактор А.Ворович Подписное Заказ 2513/43 Тираж 672ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4