Запоминающее устройство с последовательным доступом
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(61) 98 (21) 35 (22) 22 (46) 30 (72) В. (71) Ом (53) 68 (56) 1. Р 98208 (протот СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 208403410/18-24(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО СПОСЛЕДОВАТЕЛЬН(.1 М ДОСТУПОМ по авт.св9 982084, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности запоминающего устройства путеувеличения достоверности считываемой инФормации, оно содержит генератор гармонических колебаний, инвертор, четыре аналоговых ключа и двадвухвходовых усилителя, первый вых.БЦЖ 70606 А генератора гармонических колебанийподключен к инФормационным входампервого и второго аналоговых ключей,второй выход генератора гармоническихколебаний соединен с информационнымивходами третьего и четвертого аналоговых клЫчей,. вход инвертора подключен к выходу одноразрядного блокапамяти и к управляющим входам первого и четвертого аналоговых ключей,выход инвертора соединен с управляющими входами второго и третьего аналоговых ключей, выходы первого итретьего аналоговых ключей подключены к входам первого двухвходовогоусилителя, выходы второго и четвертого аналоговых ключей соединены с Ювходами второго двухвходового усилителя, а выходы перього и второгоНонлнтелеи подключены ооответотвенно ы тк первой и второй выходной щине.Изобретение относится к вьтчислительной технике, а именно к запомина 1 ощим устройствам,Известно устройство, содержацее.блок памяти последовательного типа,счетчик, первый и второй элементыИ, инвертор, два элемента ИЛИ, триггер.Недостатками запоминающего устройства является то что оно не мсжетбыть использовано в системах с изменя 1 ощейся разрядностью и адресностьюи обладает малой достоверностьюпри передаче с гитываемой информациипо последоват=льному каналу связипри принятой системе кодирования выходной информации.Известно запомина:оцее устройство споследовательным доступом, котороесодержит генератор, синхросигналов,одноразрядный блок памяти, адресныйсчетчик ВхОдОй коммутатор ВыхОдной регистр, перекл:очатель адресныхшин и переключатель режима работ,ПрЯмой и инве".сый ВыхОДы генератОра синхросигналов соответственно25роцключены к входу выбора кристаллаодноразрядного блока памяти и к упраВля 1 ощим входам соотВетстВеннОго адресного счетчика и выходного регистра выходы адресного счетчика соедисЗОноны с первой группой Входов переключателя адресных шин, информацион-,ными шинами переключателя режимаработ и с управляющими входами входного коммутатора, вторая группа входов и управляощие входы переключа- З 5теля адресных:ин соответственноподключеы к шинам адреса обращенияи шинам управления адресностью, выходь переключателя адресных шин соединены с ацресньМи ВхОдами ОдОразрядого блока гамяти, Управляюциевходы и ВьХод переклочателя режимаработ соединены соответственно с шинами управления начальной установкии входами начальной установки генератора синхросиг алов и ацресногосчетчика информационнье входы Входрого коммутатора подключены к шинамввода информации, а его выход соединен с информационным Входом одноразрядного блока памяти, выход одноразрядного блока памяти соединен с информационным входом выходного регистра, выходы которого соединены с выходными шинами, запуск генеоаторасинхросигеалов Осуществляется по шине пуска, а. Управление операциямизаписи-чтения по шине запись-чтение 1 ,Недостатком запоминаюцего устройства с последовательным доступомявляется тс, что апо обладает малойдостоверностью считываемой информации при передаче по последовательно-.му каналу связи при возможности однократных сбоев. 65 Цель изобретения - повышение надежности запоминающего устройствапутем увеличения достоверности считываемой информации.Поста.вленная цель достигаетсятем, что устройство снабжено генератором гармонических колебаний, инвертором, четырьмя аналоговыми ключами и двумя двухвходовыми магист-.ральными усилителями, причем первыйВыход генератора гармонических колебаний подключен к информационнымвходам первого и второго аналоговыхключей, второй выход генератора гармонических колебаний соединен с информационными. входами третьего ичетвертого аналоговых ключей, входинВертОра подклОчен к Выходу Одноразрядного олока памяти и к управляющим входам первого и четвертогоаналоговых ключей, вь 1 ход инверторасоединен с управляющими входами второго и третьего аналоговых ключей,-,выходы первого и третьего аналоговыхключей подключены к входам первогоЛвухвходового магистрального Усилителя, вьходы второго и четвертогоаналоговых ключей соединены с входами второго двухвходового магистрального усилителя, а выходы первого ивторого магистральных усилителейподключены соответственно к первойи Второй выходной шине,На чертеже представлена схема запоминающего устройства с последовасЕЛЬНЫМ ДОСТУПОМ. Устройство содержит генератор 1 синхросигналов, одноразрядный блок 2 памяти, адресный счетчик 3,. входной коммутатор 4, выходной регистр 5 переключатель 6 адресных шин и переключатель 7 режима работ.Прямой и инверсный ВьХоды генера - тора 1 синхросигналов соответственно подключены к входу выбора кристалл.8 одноразрядного блока 2 памяти и угравляющим входам 9 и 10 соответственно адресного счетчика 3 и выходного регистра 5. Выходы 11 адресного счетчика 3 соединены с первой группой входов переключателя 6 адресных шин, информационными шинами переключателя 7 режима работ и с Управляющими входами входного коммутато а 4. Вторая группа входов и управляющие Входы переключателя 6 адресных шин соответственно подключены к ши" нам 12 адреса обращения и шинам 13 управления адресностью, Выходы 14 переклочателя 6 адресных шин соединены с адресными Входами одноразрядного блока 2 памяти, управляюцие входы 15 и выход б переключателя 7 режима работ соединены соответственно с шинами управления начальной установки и входами начальной установки генератора 1 синхросигналов и адресного счетчика 3. Информационныевходы входного коммутатора 4 подключены к шинам 17 ввода информации,а его выход соединен с информационным входом 18 одноразрядного блока2 памяти. Выход одноразрядного блока 52 памяти соединен с информационнымвходом выходного регистра 5, вйходыкоторого соединены с выходными шинами 20. Запуск генератора 1 синхросигналов осуществляется по шине 21, ауправление операциями записи-чтениепо шине 22. Выход 19 одноразрядногоблока памяти подключен к управляющим входам аналоговых ключей 23 и 24и на вход иннертора 25, а выход егоподсоединен к управляющим входаманалоговых ключей 26 и 27. Первыйвыход генератора 28 гармоническихколебаний подключен к информационнымвходам аналоговых ключей 23 и 27,второй его выход - к информационнымвходам аналоговых ключей 24 и 26.Выходы аналоговых ключей 23 и 26 подсоединены к входам двухвходовогомагистрального усилителя 29. Выходыаналоговых ключей 24 и 27 подключены на входы двухвходового магистрального усилителя 30.Запоминающее устройство с последовательным доступом имеет три режимаработы: режим записи, режим чтенияи режим хранения,Пусть одноразрядный блок 2 памятиимеет и -адресных входов. Перед началом работы на шине 15 начальнойустановки и шине 13 управления адрес ностью формируются коды управления,в соответствии с которыми из общегочисла о -адресных входов одноразрядного блока 2 памяти непосредственно к шине 12 адреса обращения 4 Оподключается через переключатель 61 адресных шин (и - 1 ) адресных входов, а % оставшихся - к выходамадресного счетчика 3.В режиме записи на шину 21 подается сигнал признака запуска, н соответствии с которым генератор 1 синхросигналов формирует серию синхросигналов на прямом и инверсном выходах. Сигналы с инверсного выходагенератора 1 синхросигналов посту"пают на счетный вход адресногосчетчика 3, в соответствии с которыми на его выходах 11 формируетсяпоследовательный ряд М -разрядныхдвоичных кодов. Эти коды через переключатель б адресных шин поступаютна % -адресных входов одноразрядногоблока 2 памяти, на (-к) оставшиесявходы которого через переключательб адресных шин поступает неизменный 60код по шине 12 адреса обращения.Код, поступающий по шине 12 адресаобращения в режиме обращения, является статическим адресом, определяющим 2 адресную область ячеек памятиу одноразрядного блока 2 памяти, к которым осуществляется динамическое обращение в соответстнии с последовательностью К-разрядных кодов динамического адреса обращения. Входной коммутатор 4 подключает к информационному входу 18 одноразрядного блока 2 памяти соответствующий бит записываемого слова с шины 17 ввода информации. Одновременно с поступлением каждого бита информации на информационный вход 18 и на вход выбора кристалла 8 одноразрядного блока 2 памяти подается сигнал выбора кристалла с прямого выхода генератора 1 синхросигналов, разрешающий выбор кристалла, а на вход записи-чтения поступает сигнал признака записи. Переключатель 7 режима рабоТ при совпадении кодоньх комбинаций на его управляющих входах и на инФормационных входах на выходе 16 вырабатывает сигнал начальной установки для генератора 1 синхросигналон и адресного счетчика 3. К моменту Формирования сигнала начальной установки и одноразрядном блоке 2 памяти закончена запись 2 разрядного слона по 2(" "( адресу.В режиме чтения на шину 21 также подается сигнал признака запуска, и соответствии с которым генератор 1 синхросигналов Формирует серию синхросигналов на своих прямом и инверсном выходах. В это же время на шину 22 подается сигнал признака чтения. Сигналы с инверсного выхода генератора 1 синхросигналон поступают на счетный вход 9 адресного счетчика 3 и на управляющий вход 10 выходного регистра 5, В соответствии с синхросигналом на выходах 11 адресного счетчика 3 Формируется последовательный ряд 1 -разрядных двоичных кодов. Эти коды через переключатель б адресных шин поступают на ) -адресных нходон одноразрядного блока 2 памяти, а на ( и - 1 ) оставшиеся входы которого через переключатель 6 адресных шин поступает неизменный код адреса по шине 12 адреса обращения. По этому адресу производится чтение % -разрядного слова. Считанная информация с выхода 19 одноразрядного блока 2 памяти н последовательном коде заносится в выходной регистр 5, с выходов которого считанная инФормация в параллельном коде вводится на шину 20 выхода. Переключатель 7 режима работы при совпадении кодовых комбинаций на его управляющих влодах и на информационных входах на выходе 16 формирует сигнал начальной установки, что является признаком окончания режима чтения. По завершении режима чтения по адресу 21 К) в выходном регистре 5 размещено считанное 2 разрядное слово,ккоторое цоступае ца нину 20 ьыхоДа . ОДНО 3 тЗЕМКЭН НО (, 3 БН Е ГЕНИ Ем ПОСЛЕ" дОБатЕЛЬНО)-О КОБ)а Гт БьтХОГцОЙ рЕГИСтр 5 этОт код Годстет ся на )г правляютие. ВХОДЫ ацдлоГОБт:;Х КЛЮЧЕЙ 23 И 24 И через кциерт )р 25 псступает на уп ранляющие Бхог:1: аалогоезых ключей 26 и 27.Пги (;ть)напи т1.аналоговые клнчи 23 и 24 отрываютсяг д аалоговые кгючи 26 и 27 закрыьаютс"1, 1При. этом аналогоцый ключ 23 пропус-. КаЕТ СИНУСОИДЗЛЬг 1 Ь 1 Й СкгнсЛ С ПЕРВОГО БЕт)ХО)а Г РЕ 1 РРЧОзст 2 8 1 с) ОМОЕ)ИЧРС - ких кот ебаний на од зц из Входов двух- ВХОДОВО Г О Ма Гк СтуаЛЬ НОГО УСИЛИс. ЕЛЯ 29 ега другом тходте (с Гороно сигнал ОтСУтсттЗУЕт, та( КаК аналОГОЕЗЫй ХЛЕБ Г 26; Бк)1,т. Йцд К)гоный ключ 24 ПЕ)ОГ)т (Ч;доГ )1 О(ЗГО ЕХС)та 3 ЕтГ а" Гора 20 т-атоцис(3 сктт; т ОРбе цийт 7 О СРнтГС Оттт Гт т 1,нтт ( и Г Нд т Г ГнтЕ)ЧЬти Цд .1) Стт;ОИ РГ Е.ЦО т-Ц- Ц-т-, Цд ПЕРБО 1 Я Б ХОД(З Н а Оп;(1 т П 3 3;Г)Гг)Б ДЕ)УХБХОД( - ного ).агис:рд)ЕпОго . (ттлтгтРЛЯ 30, На Г)у. ОМ 1 ХО,Е К(3 ТО)С.ГГ) С 11 ГцсЛ СТ СУТСТБ УЕГ га Г . 3 К д дГОГОБЬЙ КЛЮЧ 27 закрыт. Таким Обуазомг гри считьтБацкк 1 т,а ЬЫХОБ С ДБУХВХОДОВОГО магистральног о чсилител 1 29 бут;етсинусоидальцьгй сигнал, а ца выходе двухвходового магР стрального усилителя 30 будет скеусот",т:альный сигнал) СДГЗИцугЬЙ Ест,ятг ОТНОС 31 ГЕЛттНО СИГнаЛа На БЕХОт;,Е ДвтгкгткГ;ОБО.С МаГИСТЗаЛЬ- ногО, (,с 3 Рт(зля 9П зи с ч и ы Б дт и )т к 0д 1 а л О 1 О Бы (3 ключи 23 н 24 зсзкг)ывагтсЯ, д анс)ГО - 1 тттзе клЮте 2 6 И 2 7 (З 1 т(Л.всзют С гтПрк этом ацазг:оговый ключ 27 пропусКаЕт СКНУСО 3 ДсЛЬЕст Й СКГЦдл (3 ПЕРВО- го выхода 28 генсра гора гармоичеких КОлебсНии ца Отн из БыхОДОВ ДвуХВХОДОБОГО МЯГКСТраль 13 ОГО уСИЛт- ТРЛ 51 30) цс .цруГС" БХО.с КО:ОрОГО СИГцаЛ Отт:у готвуыс, таК КаК алаЛОГО- вый клс 3 д крьт, )целого ятьй лют 45 26 прог;уст(аст с 3 Гор(О выхода генеРатоуа 2 Б гд Рмон) т: с)сккх сОле бстний СЕ 53 УСОКДа т 1 Ь 1 Ы ( И 1 Цаз СП 53 ИН т/ТЫЙ ттд )- ОТНОСИТР) 1,ПО СИ 1 НЛс) цд Пг-рБОМБЬ)ХОДС Г На ОДКП И 3 БХО 1 ОЕЗ,г.ГУХтзХОДО"53 БОго ма 1 к стралы 1 О 1 О у сиз и тел Я 29 На дЗугстт Ет, .)тР Г,С 1)Оро) (3 СИ)цс.л От СУТСТБУРГ та ( 3(д( д Еа);С Гонт-:й К гК)Ч 23 заку.-;. ГХОДЕ ДБЕ )ЛОГОБОО :1 ГИСТРд.ИЬ 1 О О у(3 Ч 3 ит.3", я 3 Г ст ч со аз"ы( си цдл а На ЕЗЫХОДЕ дЗу,БХО);тозс)ГО МаГИСТраЛЬ си 1 нет г сд 3)птУ т ьЙ 1)а с) ОтноителгтнО Е;ОБьтХО;ГНГ)ГС) Стт", Ндлд,т Б)гх)ЗХОДОБОГОП 13 г) ж-1(. х 3 а ц ". ц3 д ят тсз 3 3 и и с кЧт(ЗЕНя с(2 Г)г (,у Г СТБ",т(С,1. НдтЫ Г 11)к" 3 Е а КО Е,. тИ Г: 13 т ; т Ц3 гзт т Я . ", Р , Г, . с"ПЕтИгтаеГ НСИЗМСННОСТЬ КНфОРМа 1)ИИ г ЗБГ:И Сс)ЦНОЙ ЗаЕЕ Б Одт 10 уа 3 РЯ 1,НЫЙблОК 2 замяти,Предлагаемое запомкасщее устрсй- СГБО С Паус)ЛЛЕЗгЬцтМ ГтОСГУЛОМ ОбЛатзает больще ДОстОВсрностью считыБ 3:. - ГЛОЙ ИНфоумаЦИИ ПГ)И ГЕт)Едат 1 Е т ЧЕткзнсстнг:е,стропст зд Р может быть И СГОЛЕ-:3 оваНО 13 ГС)Х СЛУ Ч гт 51 Х г Г.Е ЕЗ" 3- никает цсобхоДР.; Ость псзоедачи с:чи; е. - БПС.СП ИцфОПМсХСИК ПС Л.)С.Г Е,ПСВатЕЛ - ному .аца)у свзк, Так, например, Б ба:ЗОБОМ Объгзкте 3 озможна 3 кь 01,с1.(аца.г Ь на я П(:р сдана СЧК ГЕЗВБЕМС ГО Кг(Г)атзХОДс ОДНО)аРдео О блокс 2матР,13 ероятцост 1, сбоя Б канале пр"подобном способе геретачи данныхрс 1 с 3 нд 1: 2 г 5)9, еа каждОм00.,0:Ию неуоятнос Г; сбОЯ, ."с при(ер О (дз1:. еесдндру)т ивасмому сбо 1(т Б пг)едлагд(вМОМ УСТРОЙСТВ(3 ткО Ет;1)ОНЗОК-Р ЛК БЬ1 БИ С бОЕ В сд БУХ Как аЛд Х Суд 3 . . тТО(ятЕт;Баг) Гс 33 Ег;ОятноС 11,Б 1)53. 351,)Путпченсн:е запо(иают;Ргс Устуойсгт 3гОсггГОВаТЕ)тЬНЫМ ДОСТУттсм Гт СКСТЗ -М 3 ,Уцрсд Б;1 РНИ Г 03 ЗОЛУ Е" Стцс "3 ИТ ЬГ.)стгдЗК О СбОЯКотОГ)Ь" Р ( О, - , сВ)3 - ,Е ) , . Я33.35 Г 1-24 Г: - тот г).-2 Г,т 3нс) аж,11.г00 ЬО сит се)ддв)1 ИЕтгт)СЗсд 3)тИ,;КаЕЕггм СГс)ЕМ СчитаЕТСЯдОЙ, КО:( -рЙ НЕ " тожсТ ГЬттт-, ОтрЕДЕЛсН Б рЕЗу т:ЬТтг;От 5 Кт)ЕС)го"О стаЛИЗ д СОС"т ОНИ ггд"цдлов с объскт туг 1 авлепця, Прк кспт)д-тОт, ЛС СГ даС и,.;.-;Иации гав. - И- ЕС;К . я1Б первом и Втором каналах сс-.С 1:Ь"ТС Б.с) . 3- СОЗ Гау)КОНИЧЕСКИХСЛЕГся 1 П:Й, а Ло.исЕС(Очи0- СБ,гтл 1 стт нагик т)О Б одном из кан.";г;СБ БСЗМОжнь СЛЕДУСЩИЕ СОтЕтаНИ Яг"тгцапов Б,ББ)гхт(ачал 5и ткните сн 5) "3 и1) с,Я - С)ТСУТС 1 Бно СИГ):ала;сутстьке сигнала сг.з;. 3) бз - Отс тС"ЗКЕ СИГцсдла;. 4) От Сут СТБКЕ тЗГцаЛа -33)5) Бтгт - с.3-; 6) СПЗ - т)З,7,Составитель С.Дьяков.ТехредС.Мигунова Корректор С,Шекмар Редактор М.ТкачааееееЗаказ 1 Г 690/49 Тираж 575 ПодписноеВНИИПИ РОсударственногО КомитЕта СССРпо делам изобретений и открытий113035, Москва, Ж, Рауюская наб., д.4/5 Филиал ППН фйатентф, г. ужгород, ул, Проектная,4 Для данных ситуаций возможно восстановление логической ф 1 в приемном устройстве для ситуаций 1),2), либо восстановление логического 0 ф для ситуаций 3),4) в ситуациях 5), 6) будет обнаружен невосстанавлива- емый сбой.Таким образом, при сбое в одном из каналов не произойдет ложного приема информации в приемном устройстве.Следовательно, для предлагаемого устройства возможны потери от сбоя при одновременном сбое сразу в двух каналах, которые оцениваются как Р М, что существенно ниже соответствукицего показателя РЙ для одноканальной системы передачи
СмотретьЗаявка
3503410, 22.10.1982
ОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
НЕСТЕРУК ВАЛЕРИЙ ФИЛИППОВИЧ, ДЬЯКОВ СЕРГЕЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: G11C 9/00
Метки: доступом, запоминающее, последовательным
Опубликовано: 30.01.1984
Код ссылки
<a href="https://patents.su/5-1070606-zapominayushhee-ustrojjstvo-s-posledovatelnym-dostupom.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с последовательным доступом</a>
Предыдущий патент: Устройство для исправления ошибок в блоках памяти
Следующий патент: Устройство для контроля полупроводниковой памяти
Случайный патент: Устройство для обдувки изделий