Адресный формирователь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное н авт, сеид-ву(22) Заявлено 06 е 04 е 81 (21) 326 И 02/18-24 (31 М Ки 3 с присоединением заявки Мо С 11 С 7/00 Государственный комитет СССР по делам изобретений н открытий(088.8) Дата опубликования описания ЗО, 10, 82 П.М. Гафаров, Ю.В, Минков, В.И. Соломоневкои В.Н. Уросов1,1(54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ Изобретение относится к вычислиттельной технике и может быть использовано в интегральных полупроводниковых схемах цифровых и запоминающих устройств, в частности в Ьольших интегральных схемах запоминающих уст. ройств с произвольной выборкой на основе структур металл-диэлектрикполупроводникфф(МДП БИС ЗУПВ).Известен адресный формирователь, содержащий стробируемую чувствительную схему, выполненную по балансной схеме с триггерными связями. В плечи схемы введена конструктивная несимметрия, влияние которой эквивалентно тому, как если бы в симметричной схеме при входном сигнале, равном нулю, ко входу формирователя было приложено отрицательное напряжение, абсолютная величина которого в оптимальном случае равна среднему значению между уровнями"Лог 0" и"Лог 1" ТТЛ логики, т,е. примерно 1,5 В 1).Недостатком такого адресного формирователя является разбаланс импедансов на плечи чувствительного триг" гера, обусловленный наличием конструктивной,несимметрии плеч. Это приводит к зависимости порога срабатывания чувствительной схемы от дл- Р тельности фронта стробирующего сигна-ла. 11 ри этом в случае больших раэбросов длительностей фронтов входные5 уровни порогов срабатывания некоторой части формирователей могут уходить за пределы норм уровней ТТЛ(0,4-2,4 В), что приводит к неработоспособности схемы.Наиболее близким по техническойсУщности к предлагаемому являетсяадресный формирователь, содержащийвыходной буферный усилитель и чувствительный элемент, состоящий из сим"метричного триггера, плечи которогоподключены к выходному буферномуусилителю и двух пар последовательно включенных транзисторов - вход"ного и транзистора связи, опорногои транзистора связи, причем стоки 20 транзисторов связи этих пар и затворы входного и опорного транзисторов подключены к соответствующимплечам транзистора, затворы транзисторов связи подключены к первой такто.25 вой шине,исток опорного транзистораодной парь подключен к шине нулевогопотенциалата исток входного транзистора другой - к входной шине 2),Транзисторы связи транзисторных 30 пар управляются стробирующим сигналоми служат для отключения плеч триггерана период его подготовки, входной иопорный транзисторы транзисторных пар .служат для смещения нуля схемы доуровня 1,5 В, для чего входной транзистор, объединенный с входной ад ресной шиной, имеет большую ширину канала и, соответственно, большую проводимость в открытом состоянии, чем опорный транзистор, соединенный с шиной нулевого потенциала, Затво- О ры этих двух транзисторов включеныперекрестно на противоположные плечитриггера, что создает дополнительнуюположительную обратную связь и обес-,печивает автоматическое отключениесхемы от входа при ее срабатывании.Таким образом, к плечам триггераоказываются подключенными несбалансированные эквивалентные емкости. Направление опрокидывания триггера из уравновешенного состояния определяется в течение процесса установления на истоках усилительных транзисторов низкого потенциала при включении стробирующим сигналом заземляющего транзистора. Чем быстрее происходит это включение, что зависит от длительности Фронта стробирующего сигнала, тем в большей степени на величину и знак начального парафазного сигнала оказывает влияние разность 30 постояиных времени плеч триггера. В частности, плечо, имеющее большую емкость, при статически сбалансированных сигналах будет при срабатывании триггера иметь более высокий 35 потенциал, чем противоположное плечо. Разность эквивалентных емкостных нагрузок на плечи транзистора является лишь одной из двух причин, обуславливающих зависимость порога сра батывания от длительности фронта стробирующего сигнала. Направление переключения триггера зависит также от соотношения скоростей изменения токов через пары последовательно включенных транзисторов в момент включения схемы стробирующим сигналом. Поскольку вблизи точки баланса входная и опорная пары транзисторов работают при различных приложенных к ним разностях потенциалов, то соот ношение скоростей изменения токов в этих цепочках зависят от скорости. включения схемы. Действия расссмотренных причин складываются и приводят к повышению порога срабатывания 55 при уменьшении длительности фронта стробирующего сигнала. В соответствии с экспериментальными данными при из-менении длительности Фронта включения от 10 нс до 40 нс изменение ,60 порога срабатывания составляет 0,6 В.Таким образом, имеет место нестабильность порога срабатывания адресного формирователя при изменениидлительности Фронта стробирующего 65 сигнала. Эта нестабильность, нарядус технологическими разбросами парамет-ров,а также температурными уходами,дает дополнительный процент схем, входныеуровни срабатывания которых лежатниже 0,4 В или выше 2,4 В, Такиесхемы являютсябраком. СовременныеБИС ЗУПВ емкостью 16384 бит и вышесодержат 14 и более адресных формирователей на кристалле, а уход занорму уровня срабатывания любогоиз них означает брак изделия в целом, поэтому для таких БИС дополнительная нестабильность уровней сра"батывания адресных формирователейприводит, к значительному понижениюпроцента выхода годных иэделий приих изготовлении.Цель изобретения - повышение надежности адресного формирователя,Поставленная цель достигается тем,что в адресный формирователь, содержащий чувствительный элемент, состоящий из симметричного триггера, плечи которого подключены к выходномубуферному усилителю и двух пар последовательно включенных транзистороввходного транзистора и транзисторасвязи, опорного транзистора и транзистора связи, причем стоки транзисторов связи этих пар и затворы входного и опорного транзисторов подключены к соответствующим плечамтриггера, затворы транзисторов связиподключены к первой тактовой шине,.исток опорного транзистора одной пары транзисторов подключены к шиненулевого потенциапа, а исток входного транзистора другой - к входнойшине, введен компенсирующий элемент,выполненный в виде конденсатора, одна обкладка которого подключена квходному плечу триггерами а втораяк шине нулевого потенциала.Емкость конденсатора выбираетсятакой, чтобы скомпенсировать действия двух рассмотренных выше Факторов,обуславливающих зависимость порогасрабатывания от фронта стробирующего сигнала,На Фиг. 1.приведена принципиальная электрическая схема предлагаемого адресного формирователя; нафиг. 2 - временные диаграммы, поясняющие его работу.Ацресный формирователь содержит чувствительный элемент, в состав которого входит управляемый триггер, состоящий иэ 2"х усилительных транзисторов 1 и 2, охваченный триггерной связью, двух нагрузочных транзисторов 3 и 4, выравнивающего транзистора 5 и заземляющего транзистора 6, две пары последовательно включенных транзисторов, входная (тран" зисторы 7 и 8) и опорная (транзисторы 9 и 10) и компенсирующий конденсатор 11, а также буферный усилитель, сигнала. Дополнительное смещение порогасрабатывания, обусловленное инер О ционньии эффектами иэ-за разностипаразитных емкостей плеч Са и С,и зависимости скоростей нарастанйяразбаланса от фронта из-за различияусловий работы пар последовательновключенных транзисторов, скомпенсировано влиянием емкости конденсатора 11.В установившемся состоянии междуузлами а и в действует парафаэный сигнал, равный напряжению питания Е,после сброса управляющего строб-сигнала 2 нагруэочные транзисторы отключены и потенциалы узлов а и в сохраняются на емкостях плеч чувствительного элемента. После срабатыванияэлемент становится нечувствительным 35 к изменению входного сигнала, так какпри низком уровне на плече в закрывается входной транзистор 8,.а принизком уровне на плече а этот узелудерживается на низком потенциале 49 открытыми транзисторами 1 и б. Этодает воэможность сразу после срабатывания адресного формирователя подготовить на его входе адресную информацию для следующего цикла обра щения.Введение компенсирующего конденсатора устраняет зависимость порогасрабатывания адресного формирователяот длительности фронта входного строф бирующего сигнала. Это повьпаает процент выхода годных БИС ОЗУ, в которых используются данные адресныеформирователя. формула изобретения 12. Входами-выходами чувствительного элемента являются узлы а н Ь . С узлом,а соединены сток усилительноготранзистора 1, исток нагрузочного транзистора 3,исток выравнивающего транзистора 5, затвор усилительного транзистора 2, сток транзистора 7. связи первой пары последовательно включенных транзисторов, одна из обкладок компенсирующего конденсатора 11, затвор опорного транзистора 10 второй пары последовательно включенных транзисторов и первый вход буферного усилителя 12. С узлом Ь соединены затвор усилительного транзистора 1, сток усилительного транзистора 2, исток нагрузочного транзистора 4, сток выравнивающего транзистора 5, сток транзистора связи 9второй пары последовательно включенных транзисторов, затвор входноготранзистора 8 первой пары последовательно включенных транзисторов ивторой вход буферного усилителя 12. Вторая обкладка компенсирующего кон",йенсатора 11 соединена с общей шиной. Котоки усилительных транзисторов 1 и 2 соединены со стоком заземляющего транзистора 6, исток которого соЕдинен с общей шиной. Исток опорного транзистора 10 соединен с общей ши" аой, а сток - с истоком транзистора 9. Исток входного транзистора 8 подключен к входной шине адресного формврователя, а сток его соединен с истоком транзистора 7. К шине стробирующего сигнала 9 1 подключены затворы ключевых транзисторов 7 и 9, затвор заземляющего транзистора 6 и адин из управляющих входов буферного усилителя 12, К шине стробирующего сигнала Ф 1 подключены затвор выраввивающего транзистора 5 и второй управляющий вход буферного усилителя 12. К шине питания +Е подключены стоки нагрузочных транзисторов 3 и 4 и вход питания буферного усилите ля 12. Затворы нагрузочных транзисторов 3 и 4 подключены к шине стробирующего сигнала.В исходном состоянии нагрузочные транзисторы 3 и 4, заземляющий транэастор б и ключевые транзисторы 7 я,9 закрыты, а выравнивающий тран- зистор 5 открыт и соединяет между собой узлы а и Ъ . Перед срабатыванием адресного форчирователя на его входе должен быть подготовлен соответствующий логический уровень адресного сигнала АВХ. После этого Подается внешний стробирующий импульс 4 1 и одновременно сбрасывается: сигнал 4 1, . а уровень сигнал ф.2 становится выае напряжения Питания Е,Потенциалы узлов а и в начинают понижаться, причем на одном иэ них это понижение происходит быстрее. Поскольку размеры и, следовательно, 6 проводимость транзистора 8 первой пары последовательно включенных транзисторов больше,чем у соответствующего ему транзистора 10 второй пары,то равейство начальных токов входной и опорной цепочек имеет место приусловии действия на входе потенциала АВХ, знаЧение которого вькае нуля.Соотношение транзисторов 8 и 10 выбрано таким, чтобы равенство токовимело место при напряжении на входе,соответствующем среднему значениюмежду уровнями ффЛог Оф и еЛог.1 ффсигналов ТТЛ. Направление переключения триггера будет зависеть от того,больше или меньше этого среднегозначения входное напряжение адресного Адресный формирователь, содержа" щий чувствительный элемент, состоящий из симметричного триггера, плечи которого подключены к выходному буферному усилителю, и двух пар последовательно включенных .транзисторов - входного транзистора н транзистора связи, опорного транзистора и транзистора связи, причем стоки970460 397/64 исное КИПИ Заказ раж 622 По транзисторов связи данных пар и зат=воры входного и опорного транзисторов подключены к соответствующимплечам триггера, затворы транзисторов связи подключены к первой тактовой шине, исток опорного транзистора одной пары транзисторов подключенк шине нулевого потенциала, а истоквходного транзистора другой парытранзисторов подключен к входнойшине, о т л и ч а ю щ и й с я тем,что с целью повиаения надежности,Вон содержит компенсирующий элемент,выполненный. в виде конденсатора, одна обкладка которого подключена квходному плечу триггера, а втораяк шине нулевого потенциала.5 Источники инФормации,принятые во внимание при экспертизе1. Журнал ффЭлектроникаф, 1967,9 10 с. 28.2. Руководствр Фирмы фХпе 1 ф 10 Мешогу йев 1 дп ЬапйЬоок.1975, с.2-3