Цифровой дифференциальный анализатор

Союз Советских Социалистических РеспубликОПИСАНИЕ ИЗОБРЕТЕНИЯАВТОРСКОМ СВИ ЕТЕЛвСТВУ(22) Заявлено 1105,78 (21) 2615017/18-24 (53) М. Кл,ф С 06 Ю 1/02 с присоединением заявки Мо(23) Приоритет Государственный комитет С С С Р но делам изобретений н открытийОпубликовано 250680, Бюллетень М 2 ЗДата опубликования описания 250680(54) ЦИФРОВОЙ ДИФФЕРЕНЦИАЛЬНЫЙ АНАЛИЗАТОР Изобретение относится к вычислительной технике и может быть использовано при построении вычислителей,апраксиматоров и преобразователейразличного рода Функций, предназначенных для управления разверткамииндикаторов, фаэированных антенныхрешеток и других радиотехническихустройств,Известен цифровой дифференциальный анализатор, содержащий накапливающие сумматоры, блоки запоминания,блоки вычисления подынтегральныхФункций, блок хранения квантовых приращений, коммутаторы, преобразователи, блок ввода, блок управления, корректирующие блоки блок хранения информации, формирователи 1).Такой анализатор содержит большое количество оборудования,Наиболее близким к предлагаемомупо технической. сущности и достигаемому результату является анализаторсодержащий запоминающее устройство,первые адресные шины кбторого связаны через дешифратор участков и счетчик участков с первыми выходами датчика исходных данных,а вторые адресные шины его подключены через дешифратор адреса приращений к регистрам адреса приращений, управляющие входы которых подключены к соответствующим выводам дешифратера приращений,связанного через счетчик приращений 5 и блок сравнения с вторыми выходамидатчика исходных данных, информационные выходы запоминающего устройствасвязаны через группу элементов И свходами регистров адреса приращениЯ 10 и с первыми входами суммирующего бло"ка, вторые входы которого подключенык выходам сумМирующего блока и связаны через вторую группу элементовИ с выходами цифрового дифференци ального анализатора, а внешние цепиуправления подключены к входам блокауправления 2) .В этом анализаторе используетсязапоминающее устройство с зонами 20 участка и приращений, в которых соответственно записаны координаты начальных положений всех участков совсеми адресами приращений, необходимых для развертки этих участков, 25 Функции, и непосредственно записанывсе приращения функции необходимыедля развертки этих участков, что при.водит к необходимости использоватьнакопитель запоминающего устройства 30 болЬшого объема, а также приводит кнеобходимости использовать оложноеи громоздкое устройство адресами зоны приращений запоминающего устройства,Целью изобретения является упрощЕние схемы анализатора,Поставленная цель достигается тем,что цифровой дифференциальный аналиЬатор, содержащий запоминающее устройство, адресные входи которого через последовательно соединенные счетчик участков и дешифратор подкпочеиы к первой группе выходов блокф выдачи исходных данных, вторая группа выходов которого подключена к первой группе входов первого блока сравнения, вторая группа входов которого соединена с первой группой выходов счетчика приращений, сумматбр, первая группа входов которогоподключена к выходам элементов И первой группы, вторая группа входов сумматора и входы элементов И второй группы подключены к выходам сумматора, управляющие Входы элементов И первой и второй группы, управляющие входы сумматора и счетчика приращений соединены с соответствующими выходами блока управления, выход счетчйка участков подключен к первому входу блока управления, второй вход которого подключен к выходу первого блока сравнения, третий, четвертый и пятый входы блока управления являются соответственно первым, Вторым и третьим входами анализатора, вход , блока выдачи исходных данных соединен с первым входом анализатора выходы которого подключены к выходам элементов И второй группы, содержит регистр приращения функции, регистр ограничения участка и второй блок сравнения, причем первая, вторая и третья группы выходов запоминающего устройства соединены соответственно с третьей группой входов сумматора, входами регистра приращения функциии входами регистра ограничения участ 7ка, управляюшчй вход которого соеди-/ нен с соответствующим выходом блока управления, а выходы подключены к первой группе входов второго блока сравнения, вторая группа входов которого подключена к второй группе выходов счетчика приращений, выход ВтороГо блока сравнения соединен с входами дешифратора, счетчика участ ков, счетчика приращений и с пятым Входом блока управления, выход которого соединен с управляющим входом регистра приращения Функции, выходы которого подключены соответственно к входу сумматора и к входам элементов И первой группы.На чертеже дана структурная схемапредлагаемого анализатора,Он содержит запоминающее устройство 1, дешифратор 2, счетчик 3участков, блок 4 выдачи исходных дан Далее с приходом каждого импульса с выхода блока 14 управления результаты вычислений предыдущего такта выдаются через группу элементов И 12 на выходы 13 анализатора и одновременно эти импульсы поступают на счетный вход счетчика 8 приращений, который подсчитывает количество дискретов в выбранном участке Функции, и также эти импульсы поступают на управляющие входы группы элементов И 10, обеспечивая тем самым передачу. приращения Функции на входы сумматора 11, при этом информация с первых выходов запоминающего устройства 1 снимается, так как выход дешифратора 2 отключается, В сумматоре 11 осуществляется вычисление функции ЗО 55 60б 5 ных, регистр 5 приращения Функции, регистр 6 ограничения участка, блох 7 сравнения, счетчик 8 приращений, блок 9 сравнения группа элементов И 10, сумматор 11, группа элементов И 12, выходы 13 анализатора, блок 14 управления, входы 15, 16 и 17 анализатора.Цифровой дифференциальный анализатор работает следующим образом.При подаче внешнего импульса сброс на вход 17 блок 14 управления обеспечивает установку в нулевое исходное состояние всех регистров и счетчиков и обеспечивает блокировку генератора (на чертеже не показан) блока 14 управления,Затем при подаче внешнего импульса запуск на вход 16 подключается генератор блока 14 управления, обеспечивающий формирование на выходе его импульсов для управления последовательностью работы цифрового дифференциального анализатора, Далее подключается выход дешифратора 2 и из запоминающего устройства 1 (с выходов его) информация с координатами начального положения участка поступает на входы сумматора 11 и запоминается в нем, с вторых выходов запоминающего устройства 1 информация с приращением и со знаком приращения функции (постоянный для выбранного участка) записывается в регистр 5 приращения функции, а с третьих вйходов запоминающего устройства 1 информация с указанием количества дискретов для выбранного участка в котором приращение Функции может считаться постоянным-линейным, записывается в регистр 6 ограничения участкаКоличество дискретов для вибираемых участков может существенно отличаться для различных участков, При этом информация с приращением функции с выходов регистра 5 не поступает на Входы сумматора 11 так как блок 14 управления отключает управляющие входы группы элементов И 10.путем прибавления (если на вход сумматора 11 подается единица с соответствующего выхода регистра 5 приращения функции) или вычитания (еслина вход сумматора 11 подается нольдес соответствующего выхода регистра5 приращения функции) приращенияФункции к результату вычисления функции в предыдущем такте, поступаюшему на входы сумматора 11,При равенстве кодов на обоих входах блока 7 сравнения счетчик 8 приращений обнуляется, а счетчик 3участков устанавливается в"следуюшее по порядку состояние, обеспечивая тем самым выборку информации скоординатами начального положенияследующего по порядку выбираемогоучастка и информации с указанием количества днскретов для выбираемогоучастка, Эта выбрани.ая информацияпоступает соответственно на входысумматора 11 (непосредственно с первых выходов запомичаюшего устройства 1 или со вторых выходов его через регистр 5 приращения функции игруппу элементов И 10) и на входырегистра б ограничения участка,Далее с приходом каждого импульса с выхода блока 14 упранления результаты вычислений функций предыдущего такта ныдаются через груПпуэлементов И 12 на выходы 13 анализатора и одновременно эти импульсыпоступают на счетный вход счетчика 8приращений, Счетчик 8 приращенийподсчитывает количество дискретов ввыбранном участке. функции, а такжеэти импульсы поступают на управляющие входи группы элементов И 10,обеспечивая тем самым передачу приращения Функции на входы сумматора11, При этом в сумматоре 11 осушест Овляется вычисление, функции путемприбавления (или вычитания) приращения Функций к результату вычисленияфункций в предыдущем такте и т,д, доокончания вычисления заданной функ- щции, т,е. до заполнения счетчика 8приращений и счетчика 3 участков,после чего цикл работы повторяется,При подаче внешнего импульсаввод исходных данных на нход 15 уна время его действия отключаетсягенератор блока 14 управления и подключаются выходы блока 4 выдачи исходных данных к входам счетчика 3участков и входам блока 9 сравнения,другие входы которого подключены квыходам счетчика 8 приращений, Приэтом обнуляются счетчик 8 приращений, сумматор 11, регистр 5 приращения Функций, регистр б ограниченияучастка, а выходы группы элементов 0И 12 отключаются, Затем подключается выход дешифратора 2 и из запоминающего устройства 1 информация сего первых выходов поступает на вхо-,ды сумматора 11, его вторых выходов 651 записывается в регистр 5 приращения функции, а с третьих выходов запоминаюшего устройства 1 информация записывается в регистр б ограничения участка, Далее с приходом каждого импульса с выхода блока 14 управления в сумматоре 11 происходит вычисление Функции, но результат вычислений функции выдается на выходы 13. ;цифрового дифференциального анализатора через группу элементов И 12 только при совпадении кодов на обоих входах блока 9 сравнения, импульс выхода которого обеспечивает также и блокировку генератора блока 14 управления.После подачи импульсаз апус к фна вход 16 генератор блока 14 управления разблокируется, после чего циклработы повторяетсяСхема предлагаемого цифрового дифференциального анализатора упрощена,так как исключены регистры адресаприращений, дешифратор адреса приращений, дешифратор приращений и исключена зона приращений Функции длявсех участков вычисляемой функции взапоминающем устройстве, а также сокращена длина слов, записываемых взону участка запоминающего устройстна(длина слова с информацией, необходимой для записи в регистры приращения Функции и ограничения участказначительно меньше длины слова с информацией, необходимой для записи врегистры адреса приращений),Формула и зобретенияЦифровой дифференциальный анализатор,.содержащий запоминающее устройство, адресные входы которого через последовательно соединенные счетчик участков и дешифратор подключены к первой группе выходов блока выдачи исходных данных, вторая группа выходов которого подключена к первой группе входов первого блока сравнения, вторая группа входов которого соединена с первой группой выходов счетчика приращений, сумматор, первая группа входов которого подключена к выходам элементов И первой группы, вторая группа входов суьиатора и входы элементов И второй группы подключены к выходам сумматора, управляюшие входы элементов И перной и второй групп, управляющие входы сумматора и счетчика приращений соединены с соответствующими выходами блока управления, выход счетчика участков подключен к первому входу блока управления, второй вход которого подключен к выходу первого блока сравнения, третий, четвертый и пятый входы блока управления являются соответственно первым, вторым и третьим входами анализатора, вход блока выдачи исходных данных соединен742977 Тираж 751 Подписи ВНИИПИ Заказ 792 филиал ППП "Патент" с первым входом анализатора, выходыкОторого подключены к выходам элементов И второй группы, о т л и ч а ющ и й с я тем, что, с целью упроще.ния он содержит регистр приращения функции, регистр ограниченияуЧастка и второй блок сравнения, причем первая, вторая и третья группывйходов запоминающего устройства соединены соответственно с третьейгруппой входов сумматора, входамирЕгистра приращения функции и входами регистра ограничения участка, управляющий вход которого соединен ссоответствующим выходом блока управления, а выходы подключены к первойгруппе входов второго блока сравнения, вторая группа входов которогоподключена к второй группе выходов счетчика приращений, выход второгоблока сравнения соединен с входамидешифратора, счетчика участков, счетчика приращений и с пятым входомблока управления, выход котооого соединен с управляющим входом регистра приращения функции, выходы которого подключены соответственно к входусумматора и к входам элементов И первой группы,Источники инФормации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 294157, кл, .С 06 Л 1/02, 1969. 2, Заявка 9 2065293/24,15 кл, 6 06 д 1/02, 1974, по которой вынесено решение о выдаче авторского свидетельства (прототип), ород, ул. Проектная,.4