Линейно-круговой интерполятор

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ВТЕЛЬСТВУ и 741234(51)М, К.2 6 05 В 19/18 Государственный комитет СССР по делам изобретений и открытий(088. 8) Дата опубликования описания 20.06. 80(54) ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах программного управления станками.Известны линейно-круговые интерполяторы, построенные на основе цифровых дифференциальных анализаторов (ЦДА) параллельного действия, в которых для повышения точности интерполя ции окружности эа счет исключения погрешности интегрирования, работа каждого из двух охваченных обратной связью интеграторов происходит последовательно (1).15Недостатком этих устройств является двойное снижение быстродействия (по сравнению с устройствами с син- хронно работающими интеграторами) компенсация которого эквивалентна увеличению объема электронного оборудования в два раза.Наиболее близким техническим решением к данному изобретению является линейно-круговой интерполятор на основе ПДА последовательного действия с синхронно работающими интеграторами систеж числового программного управления, содержащий блок задания программа, блок задания скорости,элемент И, блок памяти координатныхприращений, коммутатор, два интегратора, каждйй иэ которых содержитсчетчик, первый и второй регистры,первый и второй сумматоры, блок памяти старшего разряда, преобразователь последовательно=параллельногокода в последовательный, схему блокировки уменьшения номера старшегоразряда, причем первые входы всехрегистров каждого интегратора соединены с выходами блока задания скорости, вторые входы первых регистровсвязаны с первыми выходами блока задания программы и входами блоков памяти, третьи входы первых сдвиговыхрегистров связаны с выходами первыхсумматоров и первыми входами вторыхсумматоров, выходы первых сдвиговыхрегистров связаны с первыми входамипервых сумматоров, второй выход блока задания программ соединен с первым входом коммутатора, третьи выходы блока задания программы соединеныс первыми входами счетчиков, вторыевходы которых связаны со вторыми входами коммутатора, подключены к выходам блока памяти координатных приращений и выходам интерполятора, выхды счетчиков связаны со входами элемента И, выход которого сняэан с первым входом блока задания скорости, второй вход которого связан с четвертым выходом блока задания программы, а первые выходы вторых сумматоров соединены через преобразователи последовательно-параллельного кода в последовательный со входом блока памятикоординатных приращений, вторые. входыкоторого соединены с выходами схем блокировки уменьшения номера старшего разряда, вторые выходы вторых сумматоров соединены со вторыми входами вторых регистров, а выходы блоков памяти старшего разряда связаны со входами схем блокиронки уменьшения номера старшего разряда и третьими входами блока памяти координатных приращений 2.Недостатком этого интерполятора является его низкая точность, а увеличение точности такого интерполятора за счет последовательной работы интеграторов вызывает также снижение быстродействия вдвое, что,учитывая многотактность работы последовательного интегратора, приводит к недопустимому снижению быстродействия. Действительно, при использовании 24-разрядных чисел цикла операция увеличивается на 25 тактов. 10 15 25 20 30 диненного вторым входом с выходом перного сумматора, а третьим входом - с соответствующим третьим выходом блока задания программы, соответствующий четвертый выход которого подключен к первому входу счетчика, соединенного выходом с соответствующим входом элемента И, а вторым входом - с выходом интерполятора и с соответствующим выходом блока памяти координатных приращений, подключенного одним иэ входов ко второму выходу второго сумматора, каждый координатный интегратор содержит элемент ИЛИ и третий сумма 55бО 65 Целью изобретения является повышение точности, быстродействия интерполятора и уменьшение затрат оборудования.поставленная цель достигается тем, 35 что в линейно-круговом интерполяторе, содержащем коммутатор, первые входыкоторого соединены с выходами блока памяти координатных приращений, а второй вход - с первым выходом бло ка задания программы, подключенного вторым выходом к первому входу блока задания скорости, второй вход которого подсоединен к выходу элемента И, и координатные интеграторы, каждый иэ которых состоит иэ счетчика и последовательно соединенных первого регистра, первого сумматора, второго сумматора и второго регистра, второй вход которого подключен к соответствующему выходу блока задания скорости и перному входу первого регистра, соетор, выход которого подключен ко второму входу второго сумматора, первый вход -1 к выходу второго регистра, а второй вход - к соответствующему перному выходу коммутатора и к первому входу элемента ИЛИ, выход которого соединен со вторым входом первого сумматора, а второй вход - с соответствующим вторым выходом коммутатора.На чертеже показана структурная схема интерполятора.Интерполятор состоит иэ блока задания программы 1, с выхода которого информация о величине подачи по цепи 2 поступает в блок задания скорости 3, а по цепи 4 информация, определяющая направление движения при круговой интерполяции, поступает в коммутатор 5 сигналов обратной связи. С выходов блока задания скорости 3 поцепям б и 7 тактовые импульсы поступают но вторые регистры 8 и 9 координатных интеграторов 10 и 11. В первыерегистры 12 и 13 с выходов блока задания програю 4 ы 1 по цепям 14 и 15 заносятся величины приращений дХдЧ при линейной интерполяции или координаты начальной точки дуги окружности , Ч при круговой, а по цепям 16, 17 н счетчики 18, 19 заносятся приращения координат д Х, дЧ при линейной интерполяции и дЧ , дХ - при круговой. Выходы младших разрядов регистров 12 и 13 цепями 20, 21 связаны с первыми сумматорами 22, 23, служащими для коррекции значений подынтегральных функций, а их выходы по цепям 24, 25 связаны со входами старших разрядов регистров 12 и 13 и входами вторыхсумматоров 26, 27,. выходы которых подключены по цепям 28, 29 к старшим разрядам регистров 8 и 9. Вторые нходы сумматоров 22, 23 по цепям 30, 31 связаны с выходами элементов ИЛИ 32, 33, входы которых по цепям 34, 35 соединены с выходами коммутатора 5, Первые входы элементов ИЛИ 32, 33 и вторые входы сумматоров 36, 37 по цепям 38, 39 соединены с коммутатором 5.Первые входы третьих сумматоров 36, 37 цепями 40, 41 связаны с младшими разрядами регистров 8 и 9, а выходы сумматоров Зб, 37 по цепям 42, 43 - со вторыми входами сумматоров 26, 27. Выходы сигналов переполнения сумматоров 26 и 27 цепями 44 и 45 связаны со входами блока памяти координатных приращений 46, с выходов которого по цепям 47, 48 сигналы приращений соответстнующих координат поступают на входы коммутатора 5,счетчиков 18, 19 и выход интерполятора. Сигналы нулевого состояния счетчиков 18, 19 по цепям 49, 50 поступают на входы элемента И 51, ныход которого цепью 52 подключен ко входу блока задания скорости 3.Интерполятор может работать в двух режимах: н режиме линейной и круговойинтерполяции . В режиме линейной интерполяции работа интерполятора про" исходит подобно работе любого интерполятора, построенного на последовательных ЦДА, т. е. приращения А Х, ьУ, хранимые в регистрах 12, и 13, последовательно суммируются с содержимым регистров 8 и 9, куда и заносится результат, а выделенные блоком46 сигналы приращений поступают на выход интерполятора по цепям 47, 48 и одновременно на вычитающие входы счетчиков 18, 19Совпадение нулевых состояний счетчиков 18, 19 определяется элементом И 51, который вырабатывает сигнал окончания отработки участка интерполяции. Так как при линейной интерполяции коммутатор 5 командой, поступившей по цепи 4 закрыт, то элементы ИЛИ 32, 33, а также сумматоры 22, 23 и 36, 37 никакого действия на работу интерпо лятора не оказывают.В режиме круговой интерполяции в зависимости от четверти окружности и направления движения командой, поступившей на коммутатор 5 по цепи 4, 25устанавливается некоторая очередностьпрохождения сигналов переполнения с выходов 47, 48 через коммутатор 5.Пусть, например, подынтегральная функция ЦДА 10 будет увеличиваться, З 0 а ПДА 11 уменыааться. Тогда каждый импульс приращения с выхода 46, поступивший на коммутатор по цепи 48, поступит в цепь 38 в виде последова" тельности нулей,с единицей в младшем разряде, то есть 000001, а каждый импульс приращения из цепи 47 поступит в цепь 35 в виде единицы дополнительного кода, то есть 111111.Воздействие комбинации 00001 на входы сумматора 22, 36 обеспечит по ступление на вход сумматора 26 комбинации, эквивалентной той, которая возникла бы при попеременной работе интеграторов 10, 11, так как приращение, возникшее в этом цикле в ин теграторе 11, учитывается благодаря работе сумматора 36, интегратором 10 так же, как если бы оно возникло в предшествующем цикле интегрирования. Сумматор 22, как обычно обеспечивает 50 коррекцию подынтегральной функции регистра 12 на1+1 Очевидно, что воздействие комбинации 11111 на сумматор 23 обеспечит коррекцию подынтегральной функции в сдвиговом ре гистре 13 на 1. Интерполяция, дуги, таким образомбудет продолжаться до тех пор, пока нулевое состояние счетчиков 18, 19 по цепям 49, 50 на элемент И 51 не дает ко манду ,останов на блок заданияскорости 3, При интерполяции участка дуги в обратном направлении аналогично будет работать сумматор 37 и элемент ИЛИ 33, а элемент ИЛИ 32 исумматор 36 отключаются,Таким образом, корректирующиепоправки, вводимые сумматорами 36,37, обеспечивают эффект поочередной работы интеграторовф, тем саьвмисключаются погрешности интегрирования беэ двойного увеличения объемаэлектронного оборудования или двойного снижения быстродействия устройства.формула изобретенияЛинейно-круговой интерполятор, содержащий коммутатор, первые входы которого соединены с выходами блока памяти координатных приращений, а второй вход - с первым выходом блока задания программы, подключенного вторым выходом к первому входу блока задания скорости, второй вход которогоподсоединен к выходу элемента И, икоординатные. интеграторы, каждый изкоторых состоит из счетчика и последовательно соединенных первого регистра, первого сумматора, второго сум-матора и второго регистра, второйвход которого подключен к соответствующему выходу блока задания скоростии первому входу первого регистра,соединенного вторым входом с выходомпервого сумматора, а третьим входом -,с соответствующим третьим выходом блока задания программы, соответствующийчетвертый выход которого подключен кпервому входу счетчика, соединенноговыходом с соответствующим входом элемента И, а вторым входом - с выходоминтерполятора и с соответствующим выходом блока памяти координатных приращений, подключенного одним из входовко второмувыходу второго сумматора,о т л и ч а ю щ и й с я тем, что, сцелью повышения точности и быстродей-.ствия интерполятора, каждый координатный интегратор содержит элемент ИЛИ итретий сумматор, выход которого подключен ко второму входу второго сумматора, первый вход - к выходу второго регистра, а второй вход - к соответствующему первому выходу коммутатора и к первому входу элемента ИЛИ,выход которого соединен со вторымвходом первого сумматора, а второйвход - с соответствующим вторым выходом коммутатора.Источники информации,принятые во внимание при экспертизе1. Воронов А. А. и др. Цифровыеаналоги для систем автоматическогоуправления. М,-Л., АН СССР, 1960,с. 114-121, рис, 59.2. Техническое описание системыпрограммного управления Н 33-1 М.Г 63.035 117 ТО. Л., ЛЭМЗ, 1975,с, 45 (прототип,) .741234 Каменск то аказ 3202/4 б аж 95 одпис/5 Проектная Составитель Н. ВелиТехред О,Андрейко ЦНИИПИ Государственного ко по делам изобретений и13035, Москва, Ж, Раушск лиал ППП Патент, г. Ужгоро оваКорректор Г. Решетни тета ССкрытийнаб д