Накапливающий сумматор

.ЯО 40 53 А РЕСПУБЛИ 4 С 06 Р 7/ ПИСАНИЕ ИЗОБРЕТЕНИЯ И ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР 9 577528, кл. С 06 Г 7/49, 1976.Авторское свидетельство СССР 9 1278835, кл, С 06 Р 7/49, 1985, (54) НАКАПЛИВАЮЩИЙ СУММАТОР(57) Изобретение относится к вычисли тельной технике и может быть использовано для суммирования чисел, представленных в классической системе счисления, 1-м коде Фибоначчи, двоич ной избыточной и модифицированной истемах счисления. Цель изобретения расширение функциональных возможносгей накапливающего сумматора за счет способности суммировать двоичные числа в модифицированной системе счисления при сохранении функции суммирования двоичных чисел, представленных в классической, фибоначчиевой, двоичной системах счисления, снижение аппаратурных затрат, К-й разряд сумматора содержит триггер со счетным входом 1, элементы И 3-14, элементы ИЛИ 2,5,15,16, элемент задержки 4,сумматор по модулю два 6, входные шины 1-х разрядов первого и второго операндов 17, 18, выходная шина суммы 19, шины управления 20-22, выходные шины переносов 23-26, входные шины переносов 27-30. Устройство может быть использовано при построении гибких арифметических устройств, способных к сквозному контролю обрабатыФваемой информации, 1 ил 3 табл, 1401453Изобретение относится к вычислительной технике и может быть использовано для суммирования чисел, представленных в классической системесчисления, 1-м коде Фибоначчи, двоичной избыточной и модифицированнойсистемах счисления.Цель изобретения - расширениефункциональных воэможностей накапливающего сумматора за счет суммирования двоичных. чисел в модифицированной системе счисления прн сохранениифункции суммирования двоичных чисел,представленных в классической, фибоначчиевой, двоичной системах счисления, упрощение сумматора.На чертеже представлена функциональная схема накапливающего сумматора. 20Накапливающий сумматор в каждомразряде содержит триггер 1, элементИЛИ 2, элемент И 3, элемент 4 задержки, элемент ИЛИ 5, сумматор 6 по модулю два, элементы И 7-14, элементыИЛИ 15 и 16, информационные входы17 и 18 операндов данного разряда,выход 19 суммы данного разряда, вход20 разрешения суммирования в классической и фибоначчиевой системахсчисления, вход 21 разрешения сложения в фибоначчиевой системе счисления,вход 22 разрешения сложения в 1-йимодифицированной системах счисления,:выход 23 пееэеноса в(1 с+1)-й разряд,где 1 с = 1, и, и - разрядность операндов, выход 24 переноса в (1 с+2)-й разряд, выход 25 переноса в (1 с)-й разряд, выход 26 переноса в (1 с)-й разряд,вход 27 переноса из (1 с)-го разряда, вход 28 переноса из (1 с)-горазряда вход 29 переноса из (1 с+2)-горазряда, вход 30 переноса из (1 с+5)-горазряда, вход 31 сброса сумматора.Любое натуральное число А в двоичной модифицированной системе счисления задается в виде многочленаь-А =Еак ф(1 с)500 при 1 с ( 0;ф,(1 с)+ Ф(1 с)+1при 1 с ), О. (1)Алгоритм получения модифицированной формы числа А состоит из следующих этапов.Отыскивается наибольший вес ф(1 с+1)удовлетворяющий условию ф, 0 с+1) 4 А(( ф,(1 с+2), и число представляется в виде А = ф(1 с+1) +, где 0 с,су(1 с).иЕсли ,= О, то синтез окончен. Если2 и остаток7 О, то , представляется в виде , = ф,(1 с +1) + С где 0ь, с М,(1 с), и так до выполнения условия= О.РДля примера построим модифицированную форму числа 25: 1 с 0123456 7 8 9 1 О ф,(1 с) 1 1 2 3 4 6 8 11 15 20 27 Я (1 с) + Я(1 с) г Я (1 с+1 ) и объясняется правилом сложения 0+0-"0; О+ 1 = 1; 11+0=1;1 + 1 = 10. Суммирование в 1-м коде Фибоначчина выражении(1 с)+ (1 с) = М(1 с+2)+ М(1 с 5)(2) Ф(1 с)+ ф(1 с)= Ф(1 с+2)+ ф(1 с 5) (3) и описывается правилом сложения 0 + 0 =0 + 11+0=1+1 1;10000001. 1, Наибольший вес, для которого выполняются приведенные неравенства, есть Ф,(9) = 20, т,е. 25 = ф(9) + + = 20+5, следовательно, девятыйлразряд = 1.2. = Ф (4) += 4 + 1, следовательно, четвертый разряд = 1,3. с= ф 1(1) + 2 = 1 + О, следовательно, первый разряд = 1.Так как= О, то разложение оконченоМодифицированное двоичное изображение числа 25 имеет вид 25=1000010010Суммирование в классической системе счисления основано на выражении000 0 0 1 0 000 0 0О 100 0 0 0 О 100 0 0 1 0 При сложении чисел в модифицированной системе счисления промежуточные суммы Я и переносы Р такжеимеют место,Накапливающий сумматор работаетследующим образом,При режиме суммирования чисел вклассической системе счисления логическая единица подается на вход20, что приводит к тому, что открытыми являются элементы И 8 и 13, гс-йразряд сумматора подключен к выходупереноса в (с+1)-й разряд и к входупереноса из Ос)-го разряда, 1 с-еразряды поступающих операндов черезэлемент ИЛИ 2 записываются в триггер1, элемент И 3 формирует значениесигнала переноса, если с-е разрядыоперандов единичны, то на выходе элемента И 3 появляется единичный сигнал, значение суммы в этом случае навыходе 19 равно О.Предположим, триггер находится вединичном состоянии. На вход элементаИ 13 поступает единичный сигнал переноса из (гс)-го разряда, этот сигналчерез элемент ИЛИ 15, сумматор 6 помодулю два, элемент ИЛИ 2 поступаетна вход триггера 1, где происходитсложение, сумма равна нулю, элементИ 3 сформировал единичный сигнал переноса в (с+1)-й разряд,При суммировании чисел в 1-м кодеФибоначчи единичный сигнал подаетсяна входы 20 и 21, Это приводит к тому,что гс-й разряд оказывается подключенным входами переноса к (гс)-му,, (1 с)1011 Р, Я Р 2 0 О 1 0 Таблица 3 ф 1(гс) 1 1 2 3 4 6 8 11 15 20 27 365518 ООО 1 ОООО г О О О 1500000000 1 О 0 0 В накапливающем сумматоре, построенном на выражении (3), в гс-й разрядпоступают два сигнала переноса из(гс)-го и (гс+5)-го разрядов (при,суммировании фибоначчиевых чисел так 5же существуют два сигнала переносаиз (с+1)-го и (с+2)-го разрядов), Изэтих сигналов переноса в 1 с-м разрядедолжен быть сформирован сигнал Я,участвующий в процессе суммирования,и сигнал Р переноса, поступающий свыходов гс-го разряда в соответствующие разряды сумматора. В зависимостиот значений сигналов переноса в 1 с-йразряд Я и Рпринимают либо нулевые,либо единичные значения. Данный процесс поясняется табл, 1,Таблица 1 Рассмотрим процесс суммированияв двоичной 1-й системе счисления,поясняющихся табл, 2. 1 2 2 3 4 5 7 9121621 0 0 0 0 0 0 1 0 О 0 0 0 1 0 0 О 0 1 О 0 0 1 О 1 0 0 0 0 0 0 0 040 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 1 00 0 О 0 1 О 0 0 О Я 1 0 0 О 1.0 О 0 О Суммирование чисел протекает с возникновением промежуточных сумм Я и промежуточных переносов Р;,Сложим два числа в модифицированной системе счисления, что показано в табл. 3. Значения гс-х разрядов операндов подаются на входы 17 и 18, Значение итога записывается в триггер 1, элемент И 3 формирует сигнал переноса. Сумматор 6 ао модулю два формирует значение Я, элемент И 7 - значение Р в соответствии с табл, 1.1401453 ВНИИПИ Заказ 2785/47 Тираж 704 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 Предположим, 1 с-е разряды операндов -01, значение сигналов переноса в 1 с-йразряд - 11. Логическая единица записана в триггер 1 на выходе элементаУ5И 3, на выходе 19 - логическая единица. Через время г на входы 27 и 29поступают логические единицы, Сумматор5 по модулю два формирует нулевой сигнал, который не приводит к изменению 10состояния триггера 1, На выходе элемента И 7 вырабатывается единичныйсигнал, который через элемент ИЛИ 5поступает на элементы И 8 и 10,. сних - на выходы переносов в (1 с+1)-е,(Е)-е разряды соответственно,1 ри суммировании чисел в двоичной1-й системе счисления и модифицированной системе счисления логический сигнал подается на вход 22. В этом случае К-й разряд оказывается подключенным к входам 28 и 30 и к выходам 24и 25. Суммирование осуществляетсяаналогично с суммированием в 1-м кодеФибоначчи в соответствии с рассмотрен ными примерами в табл. 1. Формула изобретения Накапливающий сумматор, содержащий в каждом 1 с-м разряде (1 с=1п, д - разрядность операндов) триггер со счетным входом, с первого по четвертый элементы ИЛИ, с первого по девятый элементы И, сумматор по моду 35 лю два, элемент задержки, причем входы 1-го разряда первого и второго операндов подключены к первому и второму входам первого элемента ИЛИ, к третьему входу которого подключен выход сумматора по модулю два, выход первого элемента ИЛИ соединен со счетным входом триггера и первым входом первого элемента И, второй вход последнего подключен к прямому выходу триггера, выход первого элемента И соединен с элементом задержки, выход последнего соединен с первым входом второго элемента ИЛИ, второй его вход подключен к выходу второго элемента50 И, выход второго элемента ИЛИ соединен с первыми входами третьего, четвертого, пятого элементов И, второй вход третьего элемента И соединен свходом разрешения суммирования в классической и фибоначчиевой системахсчисления, к которому подключен первый вход шестого элемента И, выходтретьего элемента И является выходомпереноса в (Е+1)-й разряд, выход пятого элемента И является выходом переноса в Ь)-й разряд, вход переноса из (1-1)-го разряда подключен квторому входу шестого элемента И,входпереноса из (1 с+5)-го разряда подключен к первому входу седьмого элемента И, вход сброса сумматора подключенк входу сброса триггера, о т л и ч аю щ и й с я тем, что, с целью расширения функциональных возможностей засчет суммирования двоичных чисел вмодифицированной системе счисления,при сохранении функции суммированиядвоичных чисел, представленных в классической, фибоначчиевой, двоичнойсистемах счисления, и упрощения сумматора, вход переноса из (-2)-горазряда подключен к первому входувосьмого элемента И, вход переносаиз В+5)-го разряда соединен с первымвходом девятого элемента И, вторыевходы восьмого и девятого элементовИ подкпючены к входу разрешения суммирования в двоичной, модифицированной системах счисления, к которомуподключен второй вход пятого элемента И, выход четвертого элемента Иявляется выходом переноса в (1+2)-й,(1-5)-й разряды, вход разрешения суммирования в фибоначчиевой системе,счисления соединен с вторыми входамичетвертого, седьмого элементов И,выход шестого элемента И подключен кпервому входу третьего элемента ИЛИ,к второму входу последнего подключенвыход восьмого элемента И, выход седьмого элемента И соединен с первымвходом четвертого элемента ИЛИ, второй вход которого подсоединен к выходу девятого элемента И, выходы третьего и четвертого элементов ИЛИ подключены к соответствующим входам сумматора по модулю два и второго элемента И, выход суммы сумматора подключен к прямому выходу триггера,