Генератор равномерно рспределенных псевдослучайных величин

ОЮЭ СОНЕТСНИХ ЦИАЛИСТИЧЕСН СПУБЛИН 191 Б А(57)лите ног а е о ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ВТОРСКОМУ С 8 ИДЕТЕЛЬСТВ ГЕНЕРАТОР РАВНОМЕРНО РАСНРЕДЕ 1 К ИСЕВДОСЛУЧАйНЫХ ВЕЛИЧИН Изобретение относится к вычисльной технике и способствует понию точчости формирования заданэакона распределения псевдослутх величин. устройство содержит раторы 1 и 3 заавщающих импульэлементы 2, 7 и 13 задержки,элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, счетчик 8,группу 9 элементов И, блок 10 регистров памяти, блок 1 иэ И групп по И элементов И в группе, И элементов ИСКЛЮЧАВ)ЩЕЕ ИЛИ 12, блок 14 сравнения н регистр 15 памяти. В генератор дополнительно введены блок 16 сравнения, регистры 17 и 20 памяти, умножитель 18, группа 19 элементов ИЛИ, группа 21 элементов И, элемент ИЛИ 22, датчик 23 случайных чисел, вычислительный блок 24 и элемент 25 задержки. Впагодаря этому возможные значения закона распределения псевдослучайных величин занимают случайное положение возле равномерно распределенных точек ф с детерминированными координатами,С:3689 10 35 Изобретение относится к импульсной технике и может быть использовано в вычислительной технике и является усовершенствованием известногоизобретения по авт, св. У 1202038.Цель изобретения - повышение точности формирования заданного законараспределения псевдослучайных величин.На чертеже представлена функциональная схема генератора равномернораспределенных псевдослучайных величин,Генератор содержит первый генератор 1 запускающих импульсов, первыйэлемент 2 задержки, второй генератор3 запускающих импульсов, первый элемент ИЛИ 4, триггер 5, генератор 6тактовых импульсов, второй элемент 7задержки, счетчик 8, первую группу 9элементов И, блок 10 регистров памяти, блок 11 из И групп по И элементов И в группе, М элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, третий элемент 13 задержки, первый блок 14 сравнения,первый регистр 15 памяти, второй блок16 сравнения, второй регистр 17 памяти, умноьитель 18 группу 9 элементов ИЛИ, ретий ре:истр 20 памяти,вторую группу 2 элементов И, второйэлемент ИЛИ 22 дзз;ик 23 случайныхисел, вычислительный блок 24, четвертый элемент 25 задержки, выход которого соединен с первымн входамиэлементов И второй группы 1 элементов И, выходы которых соединены с соответствующими входами первой группывходов умножителя 18, выходы которого соединены с соответствующими входа ми первои группы входов группы 9элементов Иод выходы которой соединены с соответствующими входами третьего регистра ."0 памяти, выходы которого соединены с вторыми входамисоответствующих элементов И второйгруппы 21 элементов И, соответствующими входами первой группы входоввторого блока 16 сравнения, соответствующими вхоцамн первой группы вхо 50дов вычислительного блока 24, входывторой группы входов которого соединены с соответствующими выходами датчика 23 случайных чисел, вход которого соединен с выходом второго эле 55мента ИЛИ 22, первый вход которогосоединен с входом четвертого элемента 25 задержки и первым выходом второго блока 16 сравнения, в;орой вы" г 82ход которого соединен с вторым входом второго элемента ИЛИ 22, Выход первого генераторазапускающих импульсов соединен с соответствующими входами второй группы входов группы 19 элементов ИЛИ и с соответствующими входами второго регистра 17 памяти, выходы которого соединены с соответствующими входами второй группы входов умножителя 18, Выходы счетчика 8 соединены с соответствующими входами второй группы входов второго блока 16 сравнения. Выходы Б элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 соединены с соответствующими входами третьей группы входов вычислительного блока 24,Входы каждого из Б элементов ИСКЗОЧАЮЩЕЕ ИЛИ 12 соединены с соответствующими выходами элементов И блока 11 из И групп по 3 элементов И в группе, первые входы элементов И каждой из групп которого соединены с выходом соответствующего элемента И группы 9, первые входы элементов И которой соединены с выходами соответствующих разрядов счетчика 8 и с первой группой входов первого блока 14 сравнения, вторая группа входов которого соединена с выходами первого регистра 15 памяти, соответствующие установочные входы триггеров которого соединены с установочным входом счетчика 8, установочным входом блока 10 регистров памяти, входом первого элемента 2 задержки и выходом первого генератора 1 запускающих импульсов, вход которого соединен с входом второго генератора 3 запускающих импульсов, выход последнего через первый элемент ИЛИ 4 соединен с первым входом триггера 5, второй злод которого соединен с выходом первого элемента 2 задержки, Выход первого блока 14 сравнения через второй злемецт 7 задержки соединен с вторым входом первого элемента ИЛИ 4, Вь,лод три"гера 5 соединен с входом генератора 6 тактовых импульсов, выход которого соединен с входом синхропнзации с кетчи;.а Я непосредственно, а с втт 1 ымг. входами элементов И группы 9через третий элемент 13 задержки. Вкхоцы регистров блока 10 регистров памяти соединены с вторыми входамн элементов И соответствующей группы элементов И блока 11 из 1 групп поэлементов И в группе.Фз 13889Генератор равномерно распределенных псевдослучайных величин работает следующим о.разом.При включении устройства управляющее напряжение подается на первый 1 и второй 3 генераторы залукающих импульсов. При этом второй генератор 3 запускающих импульсов вырабатывает импульс, который через первый элемент ИЛИ 4 поступает на вход установки в нуль триггера 5 и устанавливает его н нулевое состояние. После задержки на время переходных процессов в триггере 5 первый генератор 1 запускающих импульсов также вырабатывает импульс, который обнуляет счетчик Я и устанавливает в соотнетствующие состояния триггеры блока 1 О регистров памяти, первого 15, второго 17 и третьего 20 регистров памяти. При этом н регистре 15 памяти устанавливается число ш, соответствующее числу точек, которые должны быть сформированы генератором равномерно 2 распределенных псевдослучайных величин, что обеспечивается соответствующим соединением выхода генератора 1 запускающих импульсов с входами триггеров регистра 15 памяти, Аналогичным образом н регистре 17 памяти устанавливается число 2, а н регистре 20 памяти устанавливается число 1, что обеспечивается соответствующим соединением выхода генератора 1 за 35 пускающих импульсов с входами регистра 20 памяти через группу 19 элементов ИЛИ.В регистрах блока 10 регистров памяти устанавливаются: н первом рег-гистре число 7 = 2 ; но втором Ч - 2и так до 7 , = 2-". Для этого числа представляются в двоичном коде и установка регистров блока 10 регистров памяти производится установ кой триггеров в единичное или нулевое состояние аналогично регистру 15 памяти. Кроме того, импульс с выхода генератора 1 запускающих импульсов после задержки н элементе 2 задержки ня время переходных процессов при записи чисел в регистры 15, 17 и 20 памяти и регистры блока 10 регистров памяти подается на второй вход триггера 5 и устанавливает его и единичное состояние. Во второй регистр 17 памяти записывается число 2, в третий регистр 20 памяти - число К= 1 1 = О), В результате начинает работать генератор 6 тактовых импульсон,сигналы которого поступают на счетный вход счетчика 8. 11 оследний формирует номера точек, каждому из которых соответствует определенное состояние разрядов счетчика. Импульс,который подан на вход счетчика 8,после задержки в элементе 13 задержки на время переходных процессов всчетчике, поступает на входы элементов И группы 9. Тем самым производится опрос разрядов счетчика 8, и сигналы, соответствующие состоянию разрядов счетчика 8 поступают на входыгрупп блока 11 из И групп по И элементов И в группе. При этом сигнал свыхода элемента И группы 9, соответствующий первому разряду счетчика 8,поступает на первые входы элементовИ первой группы, сигнал с выхода второго элемента И группы 9 - на первыевходы элементов И второй группы блока 11 из И групп поэлементов И вгруппе и т,д. Таким образом, еслисоответствующий разряд счетчика 8находится в единичном состоянии, токод соответствующего регистра блока1 О регистров памяти поступает на выход блока 1 изгрупп по М элементов И н группе.В элементах ИСКЛЮЧАЮЦЕЕ ИЛИ 12,на которые поступают эти коды, производится логическое сложение сигналон, поступающих на их входы. В результате на выходах этих элементовформируется опорная величина 6;, которая поступает в вычислительныйблок 24 на входы третьей группы еговходов.Одновременно с этим со счетчика 8на второй блок 16 сравнения поступаеткод номера точкии число К (1 -количество выполненных равенств кодов= К ), содержащееся в третьемрегистре 20 памяти. При равенстве кодов= Квырабатывается сигнал, который дает разрешение, через задержкун четвертом элементе 25 задержки, насчитывание с третьего регистра 20памяти числа К 1, которое через нторуюгруппу 21 элементов И поступает н умножитель 18. В госледнем число Кумножается на число 2, поступающее нумножитель 18 с второго регистра 17памяти. С выхода умножителя 1 Я полученный результат К= К2 черезгруппу 9 элементон ИЛИ заносится нтретий регистр 20 памяти, 13689Сигналы с выхода второго блока 16сравнения через второй элемент ИЛИ 22поступают ца датчик 23 случайных чисел, который вырабатывает равномерно5распределенное на интервале 0, 1случайное число. В вычислительныйблок 24 поступают одновременно опорная величина 0, с выхода элементовИСКЛЮЧАЮЩЕЕ ИИ 12, равномерно распределенное числос датчика 23 случайных чисел и число К с третьего регистра 20 памяти, В результате на выходе вычислительного блока 24 формируется величина 1512соответствующая координате первойточки,Конструкция вычислительного блока24 синтезирована в соответствии свычислительным алгоритмом (микропрограммный автомат),Процессы, описанные с момента выработки первого импульса генератором6 тактовых импульсов, повторяютсядля второго и последующих импульсов.В результате на выходе вычислительного блока .".4 формируется псследова.ельцог г: величин координат точек,номера косрых последовательно формирнтсв счетчико 8, При этом код свыхода счетчика 8 в течение времениработы устройства ,авнивается в блоке 14 сравецня : содом записаннымГв регис гре 1 памяти, При равенствекодов, ч о соответствует моментуокончания формирования величин координат всх точек, на выходе блока 4сравцения формируется импульс, который после задержки в элементе 7 задержки ча время переходных процессовв счетчике 8 через элемент ИЛИ 4 поступает ца вход установки в цОц триггера 5, что приводит к прекращению 45работы устройства. Таким образом, повьппается точность генерирования закона распределения псевдослучайных величин, поскольку их возможные значе; ия занимают случайное положение возле равномерно распределенных точек с детерминированными координатами,58 бФормула изобретенияГенератор равномерно распределенных псевдослучайных .величин по авт, св, У 1202038, о т л и ч а ющ и й с я тем, что, с целью повышения точности формирования заданного закона распределения псевдослучайных величин, в него введены второй и третий регистры памяти, второй блок сравнения, умножитель, группа элементов ИЛИ, вторая группа элементов И, второй элемент ИЛИ, датчик случайных чисел, вычислительный блок и четвертый элемент задержки, выход которого соединен с первыми входами элементов И второй группы элементов И, выходы которых соединены с соответствующими входами первой группы входов умножителя, выходы которого соединены с соответствующими входами первой группы входов группы элементов ИЛИ, выходы которой соединены с соответствующими входами третьего регистра памяти, выходы которого соединены с вторыми входами соответствующих элементов И второй группы элементов И, с соответствующими входами первой группы входо второго блока сравнения и с соответствующими входами первой группы входов вычислитегьного блока входы второй группы входов которого соединены с соответствующими выходами датчика случайных чисел, вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с входом четвертого элемента задержки и первым выходом втсрого блока сравнения, второй выход которого соединен с вторым входом второго элемента ИЛИ, выход первого генератора запускающих импульсов соединен с соответствующими входами второй группы входов группы элементов ИЛИ и с соответствующими входами второго регистра памяти, вьгходы которого соединены с соответствующими входами второй группы входов умножителя, выходы счетчика соединены с соответствующими входами второй группы входов второго блока сравнения, выходы И элементов ИСКЛЮЧАЮЩЕЕ ИЛ соединены с соответствуюеичи вход:ми третьей группы входов вычислительного блока.