Устройство для распределения памяти

(9) (11) 51)5 0 06 Е 12/00 ИЕ ИЗОБРЕТЕСВИДЕТЕЛ ЪСТВУ ПИС АВТОРСКОМ НИЯ лительвам упксами. нкциоОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССРМ 1213484, кл. Е 06 Е 13/00, 1985.Авторское свидетельство СССРМ 1501073, кл. 0 06 Е 12/00, 1989,(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛПАМЯТИ(57) Изобретение относится к вычисной технике, в частности к устройстравления вычислительными комплеЦель изобретения - расширение фу нальных возможностей устройства за счет определения номера представляемого сегмента оперативной памяти. Устройство содержит регистр 1, две группы регистров 2.1-2.С и 3.1-3,С, дешифратор 4, две группы дешифраторов 5,1-5.С и 6,1-6.С, блок 7 анализа; блок 8 коммутации, элемент 9 задержки, элемент НЕ 10, элемент И-НЕ 11, два элемента И 12 и 13. Использование устройства позволяет высвободить дополнительные вычислительные .мощности устройств управления доступом к памяти в системах памяти с расслоением. Это; в свою очередь, позволяет повысить пропускную способность вычислительных комплексов. 3 ил,Изобретение относится к вычислительной технике.Известно устройство для распределения оперативной памяти, содержащее два коммутатора, регистр, две группы регистров, элемент задержки, группу схем сравнения, матрицу схем сравнения, матрицу компараторов, элемент ИЛИ, элемент НЕ, элемент И, группу элементов И,Наиболее близким к изобретению является устройство для распределения оперативной памяти, содержащее регистр, две группы регистров, группу блоков анализа, группу блоков коммутации, элемент И-НЕ, элемент Н Е, два элемента И, элемент задержки, группа выходов регистра требуемой памяти соединена соответственно с входами второй группы блока анализа, входы первой группы которых соединены с соответствующими группами выходов регистров размеров сегментов памяти, группы входов блоков коммутации соединены с соответствующими группами выходов блоков анализа и регистров начальных адресов сегментов, первая и вторая группа последнего блока коммутации являются соответственно группами выходов размера представляемого сегмента и начального адреса.Однако данное устройство не позволяет определить номер представляемого сегмента памяти, что требует дополнительной вычислительной мощности устройств управления вычислительных комплексов, Этот недостаток существенно сокращает пропускную способность вычислительных комплексов.Цель изобретения - расширение функциональных возможностей устройства за счет определения номера предоставляемого сегмента оперативной памяти.Цель достигается тем, что в устройство, содержащее регистр, две группы регистров, элемент И-НЕ, элемент НЕ, два элемента И, элемент задержки, вход запуска устройства подключен к синхровходам регистра, регистров первой и второй групп и входу элемента задержки, выход которого подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к выходу признака наличия требуемого сегмента памяти устройства и выходу признака отсутствия требуемого сегмента памяти устройства, выход элемента И-НЕ подключен к второму входу первого элемента И и входу элемента НЕ, выход которого подключен к второму входу второго элемента И, с первой по С-ю группы входов размеров сегментов памяти устройства подключены соответственно к информационным входам регистров с первого по С-й5 10 за, первый выход дешифратора и выходы20 элементов ИЛИ первой группы блока аналигруппы выходов с первого по С-й регистров25 первой группы соединены с соответствуюЗО 35 40 45 50 55 первой группы входов, где С-число сегментов памяти, с первой по С-ю группы входов начальных адресов сегментов памяти устройства подключены соответственно к информационным входам регистров с первого по С-й второй группы, введены дешифратор, две группы дешифраторов, блок анализа и блок коммутации, причем блок анализа содержит две матрицы элементов И, три группы элементов ИЛИ, две группы элементов И, две группы элементов ИЛИ-НЕ, группу элементов НЕ, блок коммутации, содержит два узла групп элементов И, две группы элементов ИЛИ, шифратор, причем выходы регистра соединены с входами дешифратора, выходы которого, кроме первого, среди-нены с соответствующими первымй входами,элементов ИЛИ первой группы блока анализа соединены с соответствующими первыми входами элементов И строк первой матрицы элементов И. и элементов И первой группы,щими группами входов с первого по С-й дешифраторов первой группы, выходы которых соединены с соответствующими вторыми входами столбцов элементов И первой матрицы элементов И, группы выходов с первого по С-й регистров второй группы соединены с соответствующими группами входов с первого по С-.й дешифраторов второй группы, выходы которых соединены с соответствующими вторыми входами столбцов элементов И второй матрицы элементов, И, выходы элементов И строк первой матрицы элементов И соединены с входами соответствующих элементов ИЛИ-НЕ первой группы, выходы которых соединены с первыми входами соответствующих элементов И первой группы, выходы элементов И столбцов первой матрицы элементов И соединены с входами соответствующих элементов ИЛИ второй группы блока анализа, выходы которых соединены с первыми входами элементов И соответствующих столбцов второй матрицы элементов И, выходы элементов И первой группы соединены соответственно с вторыми входами элементов ИЛИ первой группы блока анализа соответствующих соседним строкам старших разрядов первой матрицы элементов И, выходы элементов И строк второй матрицы соединены с входами соответствующих элементов ИЛИ-НЕ второй группы, выходы которых соединены с третьими входами элементов И соответствующих соседним строкам старших разрядов второй матрицы элементов И, выходы элементов И столбцов второй матрицы элементов И соединены с входами соответствую- Блок 8 коммутации содержит шифраторщих элементов ИЛИ третьей группы блока 39, первый 40 и второй 41 узлы групп элеанализа, выходы которых соединены с пер- ментов И, первую 42 и вторую 43 группывыми входами соответствующих элементов элементов ИЛИ,И второй группы и входами соответствую Устройство работает следующим обращих элементов НЕ, выход каждого элементазом.НЕ соединен с соответствующими входами В исходном состоянии регистры 1, 2, 3всех остальных элементов И второй группы, обнулены. По сигналу запроса с входа 14 ввыходы элементов И второй группы соеди- регистр 1 с входа 15 заносится код размеранены с соответствующими входами шифра требуемой памяти, в регистры 2 со входомтора и управляющими входами групп 16 - коды размеров сегментов памяти, вэлементов И первого и второго узлов, выхо- регистры 3 - начальные адреса сегментовды с первого по С-й регистров первой и памяти, причем если некоторый сегментзавторой групп соединены соответственно с нят, то в соответствующие регистры 2 и 3входами с первого по С-й соответствующих .35 заносится нулевой код.групп элементов И первого и второго узла, Информация, записанная в регистрах,выходы групп элементов И первого узла со- анализируется в соответствующем дешифединены с соответствующими входами эле-, раторе 4, 5, 6. В результате на одном изментов ИЛИ первой группы блока выходов дешифраторов 4, 5, 6 появляетсякоммутации, группа выходов которых под.потенциал единичного уровня. Эти потенключена к группе выходов размера предо- циалы единичного уровня по соответствуюставляемого сегмента памяти устройства, щим входам 20, 21 и 22 поступают в блок 7выходы групп элементов И второго узла со- анализа, Допустим, что на входах 201, 2111 иединены с соответствующими входами эле появились потенциалы, Это соответстментов ИЛИ второй группы блока 45 вует ситуации, в которой размер требуемойкоммутации, группа выходов которых под- памяти в точности совпадает с размерамиключена к группе выходов начального адре- первого и второго сегментов памяти. С посв предоставляемого сегмента памяти явлением указанных сигналов на входахустройства, группа выходов шифратора элементы И 301 и 302 открываются, в ре-,подключена к группе выходов номера пре зультате сигналы с их выходов, пройдя чедоставляемогосегментапамятиустройства. рез элемент ИЛИ-НЕ 311, закрываютНа фиг. 1 приведена схема предложен- элемент И 32, Таким образом, потенциалного устройства; на фиг; 2 - схема блока единичного уровня не поступит на входэлеанализа; на фиг. 3 - схема блока коммута- мента ИЛИ 29, т,е. не произойдет выборкации. 55 других размеров сегментов памяти ещеУстройство содержит регистр 1, первую больших, чем размеры первого и второго2 и вторую 3 группы регистров, дешифратор сегментов памяти, Потенциалы единичного4, первую 5 и вторую 6 группы дешифрато- уровня с выходов элементов И 311, 3021ров, блок 7 анализа, блок 8 коммутации, проходят через соответствующие элементыэлемент 9 задержки, элемент НЕ 10, эле- ИЛИ 33, 332 и поступают на первые входымент И-НЕ 11. второй 12 и первый 13 зле- первого и второго столбцов матрицы элементы И, вход 14 запуска, входы 15 размера ментов И 34. Это означает, что в матрицетребуемой памяти, входы 16 размеров сег- выбираются начальные адреса, соответстментов памяти, входы 17 начальных адре- вующие только первому и второму сегменсов сегментов памяти, внутренние связи 45 там памяти.18 - 23, выходы 24 номера предоставляемого Допустим, потенциалы единичногосегмента памяти, выходы 25 размера предо- уровня с выходов дешифраторов 6 и 6 г поставляемого сегмента памяти, выходы 26 . ступили соответственно на вторые входыначального адреса предоставляемого сег- элементов И 3411 и 34 гг. Потенциал единичмента памяти, выходы 27 признака отсутст-. 50 ного уровня с выхода элемента И 34 , пройвия требуемого сегмента памяти, дя через элемент ИЛИ-НЕ 351, закроетБлок 7 анализа содержит первую группу элемент И 3422, Этот же потенциал единичэлементовИЛИ 29,первуюматрицуэлемен- ного уровня с выхода элемента И 341 протовИЗО,первуюгруппуэлементов ИЛИ-НЕ ходит через элемент ИЛИ 36, открытый31, первую группу элементов И 32, вторую 55 элемент И 381 и появляется на выходе 23группу элементов ИЛИ 33. вторую матрицу блока 7 анализа. Это означает, что для запиэлементов И 34, вторую группу элементов си информации выбран первый сегмент.ИЛИ-НЕ 35, третью группу элементов ИЛИ Если при поступлении сигнала единич 36, группу элементов НЕ 37, группу вторую ного уровня по входу 201 по входам 21 элементов И 38, 21 с 1 не поступят потенциалы единичногоуровня, то потенциал единичного уровня с мощности устройств управления доступом к входа 201 пройдет через открытый элемент памяти в системах памяти с расслоением, а И 32, поступит на вход элемента ИЛИ 291 это приводит к повышению пропускной спои опросит все элементы И 3012-30 сг, т.е. собности вычислительного комплекса.происходит выбор размера сегментов памя Ф о р м у л а и з о б р е т е н и я ти больших требуемого размера, но среди Устройство для распределения памяти, них минимальных размеров. При появлении содержащее регистр, две группы регистров, единичных потенциалов на выходах элемен- элемент И-Н Е, элемент Н Е, два элемента И, тов И 3411 и 342, т,е. при равенстве разме- элемент задержки. причем вход запуска усров сегментов памяти и их начальных 10 тройстваподключенксинхровходамрегистадресов, первый появившийся потенциал, ра, .регистров первой и второй групп и к например, с выхода элемента И 34 и прохо- входу элемента задержки, выход которого дит через элемент ИЛИ 361, инвертируется подключен к первым входам первого - втов элементе НЕ 37 и закрывает элементы И рого элементов И, выходы которых подклю-38 с. 15 цены соответственно к выходу признакаТаким образом, блок 7 анализа выбира- наличия требуемого сегмента памяти устет сегмент минимального размера (но не ройства и выходу признака отсутствия тременьше заданного) с минимальным началь- буемого сегмента памяти устройства, выход ным адресом, элемента И-НЕ подключен к второму входуПотенциал единичного уровня с выхода 20 первого. элемента И и входу элемента НЕ, 23 блока 7 поступает на вход шифратора выход которого подключен к второму входу 39, в результате чего на выходах 24 устрой- второго элемента И, с первой по С-ю группу ства появляется код, соответствующий но- входов размеров сегментов памяти устрой- меру предоставляемого сегмента памяти. ства подключены соответственно к инфорЗтот же потенциал единичного уровня с вы мационным группам входов регистров с хода 23 блока 7 поступает на управляющие первого по С-й первой группы, где С - число входы узлов групп элементов И 401, 411, в сегментов памяти, с первой по С-ю группу результате чего информация с регистров 21 входов начальных адресов сегментов памяи 31 проходит через открытые узлы групп тиустройстваподключенысоответственнок элементов И 40 и 411 через соответсгвую информационным группам входов регистщие элементы ИЛИ 42, 43 и на выходах 25 . ров с первого по С-й второйгруппы, о тл и- появляется код, соответствующий размеру ч а ю щ е е с я тем, что, с целью расширения предоставляемого сегмента памяти, а на вы- Функциональных возможностей устройства ходах 26 появляется код, соответствующий за счет определения номера предоставляеначальному адресу предоставляемого сег могосегмента памяти,устройствосодержит мента, Причем максимальный код предо- дешифратор, две группы дешифраторов, ставляемого сегмента (все единицы) блок анализа и блок коммутации, причем соответствует ситуации, когда сегменты па- блок анализа содержит две матрицы элемяти заняты или нет свободного сегмента, ментов И, три группы элементов ИЛИ, две размер которого не меньше заданного. В 40 группы элементов И, две группы элементов зависимости от кода на выходах 25 открыва- ИЛИ-НЕ, группу элементов НЕ, блок комму- ется элемент И 13 или элемент И 12. В слу- тации содержит два узла групп элементов И, чае максимального кода на выходе элемента две группы элементов ИЛИ, шифратор, при-. И-НЕ 11 появляется нулевой сигнал, эле-. чем выходы регистра соединены с входами мент И 13 закрыт, на выходе элемента НЕ 45 дешифратора, выходы которого, кроме пер появляется единица, элемент И 2 от- вого, соединены с соответствующими перкрыт. Сигнал запроса с выхода элемента 9 выми входами элементов ИЛИ первой задержки поступает на входы элементов И группы блока анализа, первый выход де, 13 и в зависимости от кода на выходах шифратора и выходы элементов ИЛИ пер возбуждается выход 28 признака нали вой группы блока анализа соединены с чияиливыход 27 отсутствиятребуемогосег- соответствующими первыми входами элемента. Величина задержки элемента 9 ментов И строк первой матрицы элементов определяется временем прохождения сиг- И и элементов И первой группы, группы нала от регистра 2 до выходов 25 устройст- выходов с первого по С-й регистров первой ва, 55 группы соединены с соответствующимиТаким образом, устройство позволяет группами входов с первого по С-й дешифрарасширить функциональные возможности торов первой группы, выходы которых соеза счетопределения номера предоставляе- динены с соответствующими вторыми мого сегмента памяти, что позволяет высво- входами столбцов элементов И первой матбодить дополнительные вычислительные рицы элементов И, группы выходов с первого по С-й регистров второй группы. соедине- .ны с соответствующими группами входов спервого по С-й дешифраторов второй группы, выходы которых соединены с соответствующими вторыми входами столбцов 5элементов И второй матрицы элементов И,выходы элементов И строк первой матрицыэлементов И соединены с входами соответствующих элементов ИЛИ-НЕ первой группы, выходы которых соединены с первыми 10входами соответствующих элементов И первой группы, выходы элементов И столбцовпервой матрицы элементов И соединены свходами соответствующих элементов ИЛИвторой группы, блока анализа, выходы которых соответственно соединены с первымивходами элементов И соответствующихстолбцов второй матрицы элементов И, выходы элементов И первой группы соединены соответственно с вторыми входами 20элементов ИЛИ первой группы блока анализа, соответствующих соседним строкамстарших разрядов первой матрицы элементов И, выходы элементов И строк второйматрицы элементов И соединены с входами .25соответствующих элементов ИЛИ-НЕ второй группы, выходы которых соединены стретьими входами элементов И соответствующих соседним строкам старших разрядоввторой матрицы элементов И, выходы эле- ЗОментов И столбцов второй матрицы злементов И соединены с входами соответствующих элементов ИЛИ третьей группы блока анализа, выходы которых соединены с первыми входами соответствующих элементов И второй группы и входами соответствующих элементов Н Е, выход каждого элемента НЕ соединен с соответствующими входами всех остальных элементов И второй группы, выходы элементов И второй группы соединены с соответствующими входами шифратора и управляющими входами групп элементов И первого и второго узлов, выходы с первого по С-й регистров первой и второй групп соединены соответственно с входами с первого по С-й соответствующих групп элементов И первого и второго узлов, выходы групп элементов И первого узла соединены с соответствующими входами элементов ИЛИ первой группы блока коммутации, группа выходов которых подключена к группе выходов размера предоставляемого сегмента памяти устройства, выходы групп элементов И второго узла соединены с соответствующими входами элементов. ИЛИ второй группы блока коммутации, группа выходов которых подключена к группе выходов начального адреса предоставляемого сегмента памяти устройства, группа выходов шифратора подключена к группе выходов номера предоставляемого сегмента памяти устройства.1716524 Составитель В.Фукаловктор М.Келемеш Техред М.Моргентал Корректо алий водственно-издательский комбинат "Патен жгород, ул,Гагарина, 10 аказ 614 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж-ЗБ, Раушская наб., 4/5