Логический элемент

(71) Виннититут аль мений инсВ.Строко кий,роустройстс.29,СССР 8, 1 областть исфровых ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относитсяимпульсной техники и можетпользовано для построения логических устройств, Целью из ния является расширение функци ных возможностей логического э та. Для достижения этои цели в логи-. ческий элемент введены резистор 15 и третий промежуточный транзистор 16, к базе которого подключен дополнительно введенный резистор, Состояния входов и выходовлогического элемента сведены в таблицу, приведенную в описании изоб-. ретения. Предложенный логический элемент по сравнению сизвестными элементами типа транзисторно-транзисторной логики. позволяет реализовать как прямую логическую функцию ИЛИ-НЕ, таки инверсную ИЛИ, что расширяет его функциональные воэможности. 1 ил. 1 таблС:Изобретение относится к импульсной технике и предназначено для пост роения цифровых логических устройств,Цель изобретения - расширение функциональных возможностей логического элемента.На чертеже представлена ггринципиальная электрическая схема логического элемента.Логический элемент содержитпервый и второй входные транзисторы 1 10 и 2, базы которых через первый и второй резисторы 3 и 4 подключены к шине 5 питания, эмиттеры подключены кпервому и второму входам 6 и 7 эле 15 мента, а коллекторы соединены с база 50 тирующий выходной каскад 18 содержитпервый транзистор 24, база которогосоединена с входом каскада, коллектор соединен с шиной 5 питания и коллектором второго выходного транзистора 25, эмиттер которого соединенс дополнительным выходом 19 элементаи эмиттером третьего транзистора 26обратной проводимости, коллектор коми соответственно первого и второго промежуточных транзисторов 8 и 9, эмиттеры которых подключены к входу20 инвертирующего выходного каскада 10, выход которого является выходом 11 элемента, и через третий резистор 12 подключены к общей шине 13, коллекторы первого и второго промежуточных транзисторов через четвертый резистор 14 подключены к шине 5 питания, а через шестой резистор 15 соединены с базой третьего промежуточного транзистора 16, коллектор которого30 через пятый резистор 17 подключен к шине 5 питания и соединен с входом неинвертирующего выходного каскада 18, выход которого является дополнительным выходом 19 элемента, а эмиттер подключен к входу инверти рующего выходного каскада 10 при этом инвертирующий каскад 1 О содержит двухэмиттерный транзистор 20,база которого соединена с его входом, первый эмиттер подключен к общей шине 13, а второй эмиттер через соответствующий резистор 21 подключен к шине 5 питания и соединен с базой выходного транзистора 22, коллектор которого через соответствующий реэис .тор 23 подключен к шине 5 питания, а эмиттер соединен с коллектором двухэмиттерного транзистора 20 и выходом 11 элемента, при этом неинверторого подключен к общей шине 13, база - к катоду диода 27 и через резистор 28 - к общей шине 13, анод диода27 соединен с эмиттером первого транзистора 24, база которого соединена с базой второго выходного транзситора 25.Логический элемент работает следующим образом,Пусть в исходном состоянии на входах 6 и 7 присутствует высокий потенциал, что соответствует значениюлогических единиц. В этом случае первый и второй входные транзисторы 1 и 2 находятся в инверсном активном режиме и их базовые токи, величина которых определяется резисторами 3 и 4, обуславливают открытое состояние промежуточных транзисторов 8 и 9. При этом на эмиттерах промежуточных транзисторов 8 и 9 и входе инвертирующего выходного каскада 1 О присутствует высокий потенциал, т.е. логическая единица. С входа инвертирующего выходного каскада 10 в базу двухэмиттерного транзистора 20, имеющегобольшой инверсный коэффициент переда-,чи, поступает эмиттерный ток открытых промежуточных транзисторов 8 и 9.Подключение второго эмиттера к базе выходного транзистора 22 обеспечиваетвыключение последнего после отпирания транзистора 20 и его перехода в режим насыщения. При этом на выходе 11 присутствует низкий потенциал,что соответствует состоянию логического нуля. Следовательно, выходной каскад 10 инвертирует сигнал, поступающий на его вход.На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третьего промежуточного транзистора 16, так как в его ба- зу поступает ток с коллекторов промежуточных транзисторов через пятый резистор 15,На коллекторе третьего промежуточного транзистора 16 - высокий потенциал и в базы первого транзистора 24 и второго выходного транзистора 25 поступает ток от шины 5 питания через резистор 17, что обуславливает открытое состояние первого транзистора 24 и второго. выходного транзистора 25. Эмиттерный ток первого транзистора 24 создает на резисторе 28 падение напряжения, достаточное для1262717 Входы Выходы б 7 11 19 0 О 0 0 0 эапирания третьего транзистора 26 обратной проводимости, в результате. чего на дополнительном выходе 19 оказы- вается высокий потенциал, что соответствует состоянию логической едини цы. Следовательно, выходной каскад 18 повторяет сигнал, поступающий на его вход.Если на одном из входов 6,7 присутствует логическая единица, а на другом - логический нуль, то один иэ входных транзисторов (первый 1 или второй 2) находится в инверсном активном режиме и его базовый ток обусловливает открытое состояние одного из промежуточных транзисторов (первого 8 или второго 9). На коллекторах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое состояние третьего промежуточного транзистора 16.На коллекторе третьего промежуточного транзистора 16 и входе выходного каскада 18 - высокий потенциал, т.е. логическая единица.Выходной каскад 18 повторяет сигнал, поступающий на его вход, и на дополнительном выходе 19 присутствует логическая единица.На эмиттере одного из открытых 30 промежуточных транзисторов 8 и 9 и входе выходного каскада 10 - высокий потенциал, т,е. логическая единица. Выходной каскад 10 инвертирует сигнал., поступающий на его вход, и на выходе 11 присутствует логический нуль.) ;Рд я К; (2)где В. й 4 Ф Н 1 и К 17 номиналы соответствующих резисторов 12,14,15 и17,При выполнении условия (1) в цепишина 5 питания, резистор 17, коллектор - эмиттер открытого третьего промежуточного транзистора 16, третийрезистор 12 практически все напряжение сосредоточено на шестом резисто- .ре 17, а падение напряжения на резисторе 12 близко к нулю, На входах вы-.ходных каскадов 1 О и 18 - логическиенули. Выходной каскад 10 инвертируетсигнал, поступающий на его вход, ина выходе 11 присутствует логическаяединица, а выходной каскад 18 повторяет сигнал, поступающий на его вход,и на дополнительном выходе 19 присутствует логический нуль.Состояние входов и выходов логического элемента сведены в таблицу.Если на входах б и 7 присутствуют логические нули, то в этом случае 4 О входные транзисторы 1 и 2 открыты и на их коллекторах и базах промежуточных транзисторов 8 и 9 присутствует низкий потенциал, что обусловливает закрытое .состояние промежуточных 45 транзисторов 8 и 9На коллекторах промежуточных транзисторов 8 и 9- высокий потенциал и в базу третьего промежуточного транзистора 16 поступает ток от шины 5 питания через 50 четвертый резистор 14 и пятый резистор 17, предназначенный для ограни-.чения тока базы третьего промежуточного транзистора, что обусловливает открытое состояние третьего промежу точного транзистора 16. Необходимо, чтобы для номиналов резисторов выполнялись следующие условия: 0Из таблицы видно, что на выходе 19 реализуется логическая функция ИЛИ, т,е, инверсная Функция от ИЛИ-НЕ.Таким образом, предложенный логический элемент имеет широкие функциональные возможности по сравнению с известными элементами ТТЛ-типа, так как позволяет реализовать как прямую логическую Функцко ИЛИ-НЕ, так и инверсную Функцию ИЛИ.Формула изобретенияЛогический элемент, содержащийпервый и второй вхбдные транзисторы,базы которых через первый и второй1262717 Составитель А.ЯновТехред А.Кравчук Редактор А.Шандор Корректор М.Пожо Заказ 5446/58 Тираж 816 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д,4/5Подписное Производственно-полиграфическое предприятие, г.ужгород. ул.Проектная, 4 резисторы подключены к шине питания,эмиттерц подключены к первому и второму входам элемента, а коллекторысоединены с базами соответственнопервого и второго промежуточных транзисторов, эмиттеры которых подключены к входу инвертирующего выходногокаскада, выход которого являетя выходом элемента, и через третий резистор - к общей шине, коллектор, первого промежуточного транзистора черезчетвертый резистор соединен с шинойпитания, неинвертирующий выходнойкаскад, выход неинвертирующего выходного каскада подключен к дополнительному выходу элемента, первый вывод пятого резистора подключен к шине питания, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей элемента, в него введены третий промежуточный транзистор и шестой резистор, причем коллекторы второго и первого промежуточных транзисторов через шестой резистор подключены к базе третьего проме- О жуточного транзистора, коллектор которого соединен с вторым выво - дом пятого резистора и входом неинвертирующего выходного каскада , а эмиттер подключен к 15 входу инвертирующего выходногокаскада.1