Энергонезависимая ячейка памяти

(51) НОЗК 3 28 О 303 сОВетскихОЦИАЛИСТИЧЕСКИХ Р ОЕ ПАТЕНТНОЕР (ГОСПАТЕНТ СССР) ГОСУДАРСТВ ВЕДОМСТВО свидетельств авторск довательскии инстиАМЯТИ ДОПИСАН(56) Авторское свидетельство СССР й 44Н ОЗК 3/286, 1973.Авторское свидетельство СССР й 84Н ОЗК 3/286, 1979.(57) Изобретение относится к импульсной технике и позволяет упростить схему. Энергонезависимая ячейка памяти содержит 3 В-триггер 1, первый 2, второй 3 и третий 4 логические элементы, сердечник 5 с ППГ и первой 6 и второй 7 обмотками, резистор 8, шину 9 опроса шину 10 разрешеея, выходную шину 11, щеу 12 уста) ювки в единицу, шину 13 установки в ноль Первый 2 и третий 4 погические элементы выполнены в виде элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй логический элемент 3 - в виде элемента ИЛИ - НЕ 1 иаИзобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.Цель изобретения - упрощение схемы, На чертеже приведена схема энергоне- зависимой ячейки памяти.Энергонезависимая ячейка памяти содержит ВЯ-триггер 1, первый 2, второй 3 и третий 4 логические элементы, сердечник 5 с ППГ и первой 6 и второй 7 обмотками, резистор 8, шину 9 опроса, шину 10 разрешения, выходную шину 11, шину 12 установки в единицу, шину 13 установки в ноль. Первый 2 и третий 4 логические элементы выполнены в виде элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй логический элемент 3 - в виде элемента ИЛИ-НЕ.Прямой выход ЯЯ-триггера 1 соединен с выходной шиной 11, с одним из входов элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2 и с одним из входов элемента ИЛИ-НЕ 3, Другой вход элемента "И:КЛЮЧАЮЩЕЕ ИЛИ" 2 подключен к шине 12 установки в единицу, а выход - к концу обмотки 6 сердечника 5, начало которой через резистор 8 соединено с выходом элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4, Выход элемента ИЛИ-НЕ 3 соединен с одним из входов элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4, другой вход которого подключен к шине 13 установки в. ноль. Другой вход элемента ИЛИ-НЕ 3 соединен с шиной 9 опроса, Шина 10 разрешения соединена с В-входом ВЗ-триггера 1, Я-вход которого соединен с началом обмотки 7 сердечника 5, конец которой соединен с общей шиной,ВЯ-триггер 1 выполнен на элементах ИЛИ-НЕ микросхемы 564 ЛЕ 5 по известной схеме, элементы "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2,4 - на микросхеме 564 ЛП 2, элемент ИЛИНЕ 3 - на микросхеме 564 ЛЕ 5. В качестве сердечника 5 использован сердечник ленточной кольцевой ЗМЧ/2,5-60 де 4.804.005 ТУ. Число витков обмотки 6-300, число витков обмотки 7 - 600, В качестве резисторов 8 использован резистор С 2-33 Н,125-5,1 кОм 50 ВЯ-триггер 1 может быть выполнен на микросхеме 564 ТР 2 или на микросхеме 564 ТМ 2. ЯЯ-триггер 1 и элементы 2-4 могут быть выполнены на КМОП.-микросхемах других серий, например, серии 176. В качестве сердечника 5 может быть использован сердечник М 2,5-3/2,4-45 де 4.804,004 ТУ, в качестве ризистора 8 - резисторы типа С 2- 23 и другие.Энергонезависимая ячейка памяти работает следующим образом. В исходном состоянии на шине 9 опросаили на шине 10 разрешения присутствуетуровень логической "1", удерживающий ВЯтриггер 1 и элемент 3 ИЛИ-НЕ в состоянии5 логического "0". На шине 12 установки в.единицу и на шине 13 установки в ноль присутствует уровень логического "0". При этомна выходах элементов."ИСКЛЮЧАЮЩЕЕИЛИ" 2, 4 удерживается уровень логическо"О го "0". Обмотка 6 обесТочена, потреблениеотсутствует,При поступлении импульса положитель- .ной полярности на шину 13 установки в нольустанавливается уровень логической "1" на15 выходе элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ"4. При этом через обмотку 6 и резистор 8начинает протекать ток в направлении с выхода элемента 4 на выход элемента 2,Если в сердечнике 5 был записан ноль,20 то на обмотке 7 сформируется импульс помехи положительной полярности малой длительности за счет неидеальности ППГ,Указанный импульс поступает на Я-вход ЯЯтриггера 1, однако не может изменить его. 25 состояние, поскольку ВЯ-триггер 1 удерживается в состоянии логического "0" уровнемлогической "1", поступающим.на его В-входс шины 10 разрешения.Если в сердечнике 5 была записана еди 30 ница, то сердечник 5 начинает перемагничиваться в ноль. На обмотке 7 формируетсяимпульс положительной полярности нормальной длительности, который поступаетна Я-вход ВЯ-триггера 1. Однако состояние35 ВЯ-триггера 1 не изменяется; Амплитуда импульса ограничивается на уровне напряжения питания диодом входной защитой цепипо Я-входу ВЯ-триггера 1 Зельдин Е. А. Цифровые интегральные микросхемы в инфор 40 мацион- но-измерительной аппаратуре. Л.:Энергоатомиздат. Ленингр. отд. 1986, с. 65,рис, 6-4), После перемагничивания сердечника 5 импульс на шине 13 установки в нользаканчивается. Схема приходит в исходное45 состояние.При поступлении импульса положительной полярности на шину 12 установки в единицу устанавливается уровень логической"1" на выходе элемента "ИСКЛЮЧАЮЩЕЕ50 ИЛИ" 2. Через обмотку 6 и резистор 8 начинает протекать ток в направлении с выходаэлемента 2 на выход элемента 4. При этомсердечник 5 начинает перемагничиваться вединицу, На обмотке 7 формируется импульс отрицательной полярности, амплитуда которого ограничивается диодомвходной защитной цепи, анод которого подключен к общей шине, э катод через резистор с малымсопротивлением к Я-входуВЯ-триггера 1. После перемагничиваниясердечника 5 импульс на шине 12 установкив единицу заканчивается. Схема приходит висходное состояние,При поступлении импульса отрицательной полярности на шину 9 опроса элементИЛИ-НЕ 3 устанавливается в состояние логической "1", что вызывает установлениеуровня логической "1" на выходе элемента"ИСКЛЮЧАЮЩЕЕ ИЛИ" 4. Через обмотки6 и резистор 8 начинает протекать ток внаправлении с выхода элемента 4 на выходэлемента 2,Если в сердечнике 5 был записан ноль,то перемагничивание сердечника 5 не происходит, На обмотке 7 формируется импульс помехи, который не может изменитьсостояние ВЗ-триггера 1, поскольку он удер. живается в состоянии логического "0" сигналом по В-входу.Если в сердечнике 5 была записана единица, то сердечник 5 начинает перемагничи-ваться в ноль. На обмотке 7 формируетсяимпульс положительной полярности нормальной длительности, поступающий на 3 вход ВЯ-триггера 1, не изменяя его 2состояние.Импульс отрицательной полярности нашину 10 разрешения поступает с задержкойотносительно импульса на шине 9 опроса,Величина указанной задержки превышает 3длительность формируемых помех.При поступлении импульса отрицательной полярности на шину 10 разрешения сВ-входа ВЯ-триггера 1 снимается сигнал,удерживающий ВЯ-триггер 1 в состоянии 3логического "0", и разрешается его переключение в состояние логической "1". Еслив сердечнике 5 была записана единица, тоимпульс положительной полярности, поступающий с обмотки 7 на В-вход ВЗ-триггера 41, при поступлении импульса отрицательной полярности на шину 10 разрешения переключает ВЯ-триггера 1 в состояниелогической "1". При этом на выходной шине11 и на выходе элемента "ИСКЛЮЧАЮЩЕЕ 4ИЛИ" 2 устанавливается уровень логиче-,ской "1", а на выходах элемента ИЛИ-НЕ 3и элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4 -уровень логического "0". При этом ток в обмотке 6 меняет направление на противоположное и вызывает восстановлениесостояния единицы в сердечнике 5.После восстановления состояния сердечника 5 и сьема информации с выходнойшины 11 импульсы отрицательной, полярности на шине 9 опроса и на шине 10 разрешения заканчивается, Схема приходит висходное состояние.Таким образом, описание работы энергонезависимой ячейки памяти подтверждает ее работоспособность. За счет измененияспособа управления состоянием сердечника достигнуто упрощение энергонезависимой ячейки памяти. Из схемы исключены5 элементы И-НЕ с открытым стоком, что позволило уменьшить затраты микросхем на0,5 корпуса, что составляет 40;6 от затратмикросхем на построение заявляемого объекта. Выигрыш по затратам достигается за10 счет того. что в одном корпусе микросхемысодержится четыре обычных двухвходовыхлогических элемента вместо двух логических элементов с открытым, стоком. Одновременно в схеме исключена15 необходимость инверсного выхода ВЗ-триггера.Кроме того, в схеме ячейке памяти безвведения дополнительных элементов организован вход установки в единицу, что рас 20 ширяет ее функциональные возможности засчет обеспечения возможности установкиячейки памяти в единицу.В заявляемой ячейке памяти реализовано также повышение устойчивости к воздей 5 ствию внешних помех, во-первых, за счеттого, что в режиме хранения информации ив режиме изменения состояния сердечникатриггер ячейки памяти принудительно удерживается в состоянии логического "0". Перв 0 ключение триггера разрешается только навремя выдачи информации при поступлениисигнала на шину разрешения,Повышение помехоустойчивости повходам установки в едийицу и в ноль обес 5 печивается за счет селекции выходных им-,пульсов второй обмотки по длительностипутем задержки поступления импульсов нашину разрешения относительно импульсов,поступающих на шину опроса. При этом до 0 пустимая длительность помехи по входу установки в ноль определяется разностьюдлительности импульса полного перемагничивания сердечника в ноль и величине указанной задержки, а допустимая5 длительность помехи по входу установки вединицу определяется величиной указанной задержки. При этом необходимо иметьв виду, что скорость перемагничивания сердечника в единицу меньше скорости пере 0 магничивания сердечника в ноль из-зввлияния диодов входной защитной цепимикросхем, что приводит к увеличению допустимой длительности помех по вхпцу установки в единицу. Для достижения5 одинаковой помехоустойчивости по указанным входам задержка импульса нв шинеразрешения относительно импульса на шине опроса должна быть меньше половиныдлительности полного перемагничиеаниясердечника в ноль.1811353 Составитель . Г.РановТехред М,Моргентал . Корректор А.Обручар РедакторЗаказ 599 Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 На предприятии изготовлен лабораторный макет энергонезависимой ячейки памяти на основе микросхем серии 564. Испытания разработанного макета показали его работоспособность в диапазоне температур от минус 40 до 50 С. Испытания подтвердили осуществимость и практическую ценность заявляемого объекта.Длительность импульса полного перемагничивания сердечника в ноль 32 мкс, в единицу 175 мкс при напряжении питания 10 В. Допустимая длительность помехи по Формула изобретения ЭНЕРГОНЕЗАВИСИМАЯ ЯЧЕЙКА ПАМЯТИ, содержащая сердечник с прямоугольной петлей гистерезиса и первой обмоткой, конец которой подключен к выходу первого логического элемента, один вход которого подключен к выходной шине и прямому выходу ЙЯ-триггера, второй логический элемент, выход которого соединен с одним иэ входов третьего логического элемента, резистор и шины опроса, разрешения и установки в ноль, отличающаяся тем, что, с целью упрощения, в нее введена шина установки в единицу, а в сердечник вторая обмотка, при этом другой вход входам установки в ноль и единицу 27 мкс при задержке импульса на шине разрешения. относительно импульса на шине опроса б мкс,5 Триггеры, выполненные на основеКМОП интегральных схем, надежно переключаются при длительности входных импульсов 0.2-0,3 мкс. Следовательно, 10 помехоустойчивость заявляемой ячейки памяти по входам повышена по сравнению с прототипом примерно на 2 порядка. первого логического элемента подклю чен к шине установки в единицу, начало первой обмотки сердечника через резистор соединено с выходом третьего логического элемента, другой вход которого подключен - к шине установки в ноль, один из входов второго логического элемента соединен с прямым выходом ВЗ-триггера, другой вход - с шиной опроса, шина разрешения соединена с К-входом ВЯ-триггера, Я- вход которого подключен к началу второй обмотки сердечника, конец которой соединен с общей шиной, причем первый и третий логические элементы выполнены в виде элементов ИСКЛ ЮЧАЮЩЕЕ ИЛИ, а второй логический элемент - в виде элемента ИЛИ - НЕ.