Триггер на взаимодополняющих мдп-транзисторах

Союз Соаетскик Социалистическия РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕПЬСТВУ(22) Заявлено 290280 (21) 2886490/18-21 Ф) М Кф с присоединением заявки Но(23) Приоритет -Н 03 К 3/286 Государственный комитет СССР но делам изобретений и открытий,И.Золотаревский и В.М,Некрасо 71) Заявит 54) ТРИГГЕР НА ВЗАИМОДОПОЛНЯЮЩИХ МДП-ТРАНЗИСТОРАХ к при з в Изобретение относится к автомати- ке и вычислительной технике и пред,назначено для построения многовходовых тактируемых КС-триггеров 0-тригГ5 геров и параллельных регистров, обеспечивающих при входных однополярных управляющих сигналах формирование двухполярных выходных напряжений.Известны триггеры на взаимодоп 6 лняюших МДП-транзисторах, имеющие два1 противофаеных выхода, которые управляются одним или двумя противофазными управляющими тактовыми сигналами 13,Недостаток этих устройств заключается в том, что на их выходах не возможно получить двуполярных напряжений.Известен также триггер на в модополняющих МДП-транзисторах жащий первый и второй двухвходо логические элементы И-НЕ, каждый из которых состоит из двух пар тран"исторов противоположного типа.проодимости, затворы которых образуют, соответственно, первый и второй вхо ды логических элементов И-НЕ,первый вход первого логического элемента И-НЕ подключен к выходу второго логического элемейта И-НЕ, а первый вход второго логического элемента 3 И-НЕ к выходу первого логического элемента И-НЕ Г 23Недостаток известного триггера заключается в том, что он также не обеспечивает формирования на противофазных выходах двуполярных выходных напряжений при однополярных входных информационных сигналах.Цель изобретения - расширение фун циональных воэможностей, заключающихся в обеспечении Формирования двуполярных выходных напряжений, однополярных входных информационныхсигналах.Поставленная цель достигается тем что в триггере на взаимодополняющих МДП-транзисторах, содержащем два дву входовых логических элемента И-НЕ с перекрестными связями между выходами и первыми входами и шины прямого и инверсного тактовых сигналов в каж дый логический элемент И-НЕ введе" ны четыре дополнительных р-канальных транзистора, причем первый и второй дополнительные р-канальные транзис.- торы включены между плюсовой шиной питания и, соответственно, вторым входом и истоком р-канального транзистора элемента И-НЕ, затвор которого подключен к первому вхолу элементазатворы первого и второго дополнительных р-канальных транзисторов подключены к шине инверсных тактовых сигналов, третий дополнительныйР-канальный транзистор включен между вторым входом элемента И-НЕ и соответствующей входной шиной триггера, а его затвор под ключен к шине прямых тактовых сигналов четвертый дополнительный р-канальный транзистор включен между минусовой шиной питания и первым входом элемента И-НЕ, а его затвор подключен ко второму входу элемента И-НЕ.На чертеже представлена электрическая принципиальная схема предлагаемого триггера с индуцированными каналами.Триггер содержит первый и второй двухвходовые логические элементы 1 и 2 И-НЕ, каждый из которых состоит из первой пары транзисторов 3 и 4 и второй пары транзисторов 5 и б. Затворы транзисторов каждой пары являются, соответственно, первым и вторым входом элемента. Транзисторы 3 и 5 с каналом и-типа включены последо" вательно между выходом элемента и минусовой шиной 7, а р-канальный транзистор б включен между выходом элемента и плюсовой шиной 8. Первые входы элементов 1 и 2 перекрестно подключены к их выходам, Первые и вторые дополнительные р-канальные транзисторы 9 и. 10 включены между шиной 8, и соответственно, вторым входом элементов 1 и 2 и истоком транзисторов 4, затворы транзисторов 9 и 10 подключены к шине 11 инверсных тактовых сигналов. Третьи дополнительные р-канальные транзисторы 12 включены между вторым входом элементов 1 и 2 и соответствующей входной шиной 13 и 14 триггера, и их затворы подключены к шине 15 прямых тактовых сигналов.Четвертые дополнительные р-канальные транзисторы 16 включены между шиной 7 и первым входом элементов 1 и 2 а их затворы подключены соответственно, ко второму входу элементов 1 и 2.Устройство работает следующим образом.На входные шины 13 и 14 при записи информации поступают противофазные управляющие сигналы с уровнем логического нуля, соответствующем нулевому уровню напряжения и,уровнем логической единицы, соответствующем уровню, близкому к уровню напряжения питания положительной полярности.На шины 15 и 11 поступают .противофазные двуполярные сигналы с уровнями, близкими по величине напряжениям питания положительной и отрицательной полярности.В режиме хранения информации на шину 10 поступает отрицательное.напряжение, а на шину 15 поступает напряжение положительной полярности. Приэтом транзисторы 10 открыты и обеспечивают поступление напряжения положительной полярности на р-.канальныйтранзистор 4 первой пары транзисторову логических элементов И-НЕ 1 и 2,Третьи дополнительные транзисторы 12отключают вторые входы логическихэлементов 1 и 2 И-НЕ (затворы транзисторов 5 и б) от шин 13 и 14. Дополнительные транзисторы 9 открыты 10 и обеспечивают поступление напряжения положительной полярности на вторые входы логических элементов 1-2,что в свою очередь обеспечивает поддержание р-канальных транзисторов б 1 и 16 в закрытом .состоянии, а и-канальных транзисторов 5 в открытомсостоянии у обоих логических элементов 1 и 2 И-НЕ.Таким образом, в режиме хранения 2 О триггер с перекрестными связями образуется транзисторами 3 - 5 и первогои второго логических элементов 1 и2 И-НЕ и дополнительными транзисторами 10, В режиме записи информациина вину инверсного тактового сигнала11 поступает положительное напряжение, а на шину 15 прямого тактовогосигнала поступает напряжение отрицательной полярности.При этом дополнительные транзис торы 10 закрываются и отключают истоки Р -канальных транзисторов 4 от шины 8 питания напряжения положительной полярности. Дополнительные транзисторы 9 также закрываются. Третьи 35 дополнительные транзисторы 12 открываются и подключают вторые входы логических элементов 1 и 2 И-НЕ к соот. - .ветствующим входным шинам 13 и 14. Влогическом элементе И-НЕ на второй 4 О вход которого поступает сигнал с нулевым уровнем напряжения Р-канальныйтранзистор б открывается, а и-канальный транзистор 5 увеличивает своесопротивление, Подключенный к этому 45 втоРому входу затвором четвеРтый дополнительный транзистор 16 при исходном положительном напряжении на истоке открывается и обеспечивает дополнительный ток, ускоряющий формированиеначального участка отрицательного "О напряжения на выходе другого логического элемента И-НЕ, в которомположительное напряжение на второмвходе обеспечивает закрытое состояниеР-канального транзистора б и откры тое состояние и-канального транзистора 5.В зависимости,от исходного состояния и от противофазных логическихуровней напряжений, присутствующих 6 О на шинах 13 и 14, состояние триггераизменяется, либо подтверждается предыдущее.При поступлении на шину 11 инверсного тактового сигнала отрицательно го напряжения, а на шину 15 прямого875596 Формула изобретения 3 9379 у 85 Тираж 991 Подпися ВНИИП иал ППП фПатент, г.Ужгород, ул.Проектная,4 тактового сигнала напряжения положительной полярности триггер переходитв режим хранения информации.Увеличить число установочных входов триггера можно путем создания логических элементов ИЛИ из несколькихдополнительных транзисторов 12. Приэтом число шин прямого тактового сигнала должно быть равно числу управляемых дополнительных транзисторов12 и инверсный тактовый сигнал на шине 11 должен формироваться при поступлении прямого тактового, сигналана любую шину прямого тактового сигнала,Триггер на взаимодействующих МДПтранзисторах формирует выходные напряжения с уровнями положительного иотрицательного напряжений питания привходных однополярных сигналах,Триггер можно реализовать в интегральном исполнении на основе любойтехнологии взаимодействующих МДПструктур. Триггер на взаимодополняющих МДП- транзисторах, содержащий два двухвходовых логических элемента И-НЕ с перекрестными связями между выходами и первыми входами и шины прямого инверсного тактовых сигналов, о т л и.- ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей в каждый логический элемент И-НЕ введены четыре дополнительных р-канальных транзистора, причем, первый и второй дополнительный р-канальные транзисторы включены между плюсовой шиной питания и, соответственно, вторым входом и истоком р-канального транзистора элемента И-НЕ, затвор о которого подключен к первому входуэлемента, затворыпервого и второго дополнительных р-канальных транзисторов подключены к шине инверсных тактовых сигналов, третий дополни тельный р-канальный транзистор включен между вторым входом элемента И-НЕ и соответствующей входной шиной триггера, а его затвор подключен к шине прямых тактовых сигналов, четвертый дополнительный р-канальный транзистор включен между минусовой шиной пи".тания и первым входом элемента И-НЕ и его зазор подключен ко второму входу элемента И-НЕ,Источники информации,принятые во внимание при экспертизе 1. Заявка Японии 9 53-2043,кл. 98/5, с. 112, 1978. 2. Заявка Великобритании Р 1455635,кл. Н 3 Т, 1977.