Усилитель-формирователь для оперативного запоминающего устройства на кмдп транзисторах

Союз СоветскихСоциалистическихреспублик ОРСКОМУ СВИДЕТЕЯЬС 16 У(23) Приоритет Госудорстакокык ккм ликовано 23, 02. 83, Бвллетен лам взооретоикйи открытий УДК 681.(088.8) Дата опубликования описания 25,02. с СусЪ:ссссссСссссссссс с рс"Яздсф" =- ) Авторы иэобрете Баранов и Э.П. Савостьяно аявитель 54) УСИЛИТЕЛЬ-ФОРМИРОВАТЕЛЬ ДЛЯ ОПЕРАТИВНОГ ЗАПОМИНАЮЦЕГО УСТРОЙСТВА НА КМДП-ТРАНЗИСТОРАХ тора Формироваинформаючается шое числ низкая15 1Изобретение относится к вычислительной технике и может быть использовано при построении микромощных интегральных запоминающих устройств на КМДП-транзисторах.Известен усилитель-Формирователь на КМДП-транзисторах, содержащий триггер на двух КМДП-инверторах с перекрестными связями, подключенный к шине питания через ключевой транзистор, управляемый по затвору сигна" лом синхронизации. К выходам триггера подключены транзисторы подзаряда; .управляемые сигналом синхронизации. Выходы триггера соответственно связаны с входами двух выходных КМДП-инверторов, выходы которых свя" заны с выходами усилителя-Формирователя, В каждом из выходных инверторов к затворам последовательно подключены транзистор обратной связи и информационный транзистор, исток которого связан с шиной питания, За" творы транзисторов. обратной связи подключены к соответствующим выходам усилителя-формирователя, Один из затворов информационного транзис является входом усилителятеля, а к затвору другого ционного транзистора подкл опорное напряжение 111.Недостатком этого усилителя-Формирователя является боль о зле ментов и следовательно, его надежность.Наиболее близким по технической сущности к изобретению является усилитель-формирователь для ОЗУ на КМДП-транзисторах, содержащий два транзистора Р -типа и два транзисто ра И -типа, соединенных по схеме триггера, в котором стоки первых транзисторов Р- и И-типа объединены и подключены. к инверсному выходу усилителя-формирователя и к затворам вторых транзисторов Р- и И-типа. Стоки вторых транзисторов р и И-типа объединены и подключены к прямому.исток которого соединен со стоком15 ключевого транзистора, затвор - с 40 45 50 3 99 выходу усилителя-Формирователя и к затворам первых транзисторов р и Ь-типа, истоки транзисторов р -типа триггера подключены к шинепитания, ключевой транзистор и-типа, сток которогоподклюцен к истокам транзисторов И-типа триггера, исток соединен с шиной нулевого потенциала, а затвор - с управляющей шиной, два транзистора подзаряда Р -типа, истоки которых подключены к шине питания, сток первого транзистора подзаряда соединен:с инверсным выходом усилителя-формирователя, а сток второго транзистора подзаряда соединен с прямым выходом усилителя-формирователя затворы транзисторов подзаряда объединены и связаны с управляющей шиной, Информационный вход усилителя-формирователя подключен к затвору информа ционного транзистора И-типа, исток которого подключен к стоку ключевого транзистора, а сток соединен с истоком транзистора и-типа обратной связи, сток которого подклюцен к инверсному выходу, а затвор - к прямому выходу усилителя-формирователя.Этот усилитель-формирователь отличается простотой схемы и исполь 3 зуется в случаях, когда .не требуются повышенные стабильность и чувствительность переклюцательной характеристики схемы 2 .Недостатком известного усилителя- Формирователя является низкая его стабильность и чувствительность.Целью изобретения является повышение надежности усилителя-формиро" вателя.Поставленная цель достигается тем, что усилитель",формирователь для оперативного запоминающего устройства на КИДП-транзисторах, содержащий первый и второй транзисторы Р -проводимости, третий и четвертый транзисторы И -проводимости, при этом стоки первого и третьего транзисторов подключены к первому выходу усилителя" Формирователя и к затворам второго и цетвертого транзисторов, стоки которых подключены к второму выходу усилителя-Формирователя и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов подключены к шине питания, истоки третьего и четвертого транзисторов подключены к стоку ключевого тран зистора И-проводимости, исток кото 4рого соединен с шиной нулевого потенциала, а затвор - с шиной управления, первый и второй транзисторы подзаряда Р-проводимости, истоки которых подключены к шине питания, сток первоготранзистора подзаряда соединен с первым выходом усилителя-формирователя,а сток второго транзистора подзаряда соединен со вторым выходом усилителя-формирователя, затворы первогои второго транзисторов подзарядаподключены к шине управления, информационный транзистор я.-проводимости,информационным входом усилителя-Формирователя, а сток - с истоком первого транзистора обратной связи и -проводимости, сток и затвор которого соответственно подключены к первомуи второму выходам усилителя-Формирователя, также содержит опорный транзистор И -проводимости и второй транзистор обратной связи И -проводимости,исток которого соединен со стоком опорного транзистора, сток и затвор соответственно со вторым и первым выходами усилителя-формирователя, затвор опорного транзистора подключен к опорному входу усилителя-Формирователя, а исток - к стоку ключевого транзистора.На чертеже представлен усилитель- формирователь.Устройство содержит первый и второй транзисторы 1 и 2 . в проводимос, третий и четвертый 3 и ч транзисторы И-проводимости, первый выход 5, второй выход 6, шину 7 питания, ключевой транзистор 8 11-проводимости, шину 9 нулевого потенциала, шину 10управления, первый и второй транзисторы подзаряда р-проводимости соответственно 11 и 12, информационныйвход 13, инФормационный транзистор1 ч р -проводимости, первый и второйтранзисторы обратной связи и -проводимости соответственно 15 и 16, опорный транзистор 17 т 1-проводимости,опорный вход 18. Усилитель-формирователь работает следующим образом.В исходном состоянии (режим хранения в ЗУ) потенциал на шине 10 управления соответствует логическому "0", На опорный вход 18 подано опорное напряжение, соответствующее требуемой зоне .переключения усилителя999104 6гический "0" а на втором выходе Ьлогическая "1" (транзисторы 1,закрыты, а транзисторы 2, 3 открыты).По цепи обратной связи второй тран"3 зистор 1 б обратной связи закроется,а первый транзистор 15 обратной свя".зи останется открытым, Схема сохранит(запомнит) установившееся состояниепри любых изменениях информации на 16 входе, так как состояние информацион-.ного транзистора 11 не может повлиятьна уровень логического "0" на первомвыходе 5, соединенном с открытымтретьим транзистором 3;При подаче на информационный вход .13 логического ."0" инФормационныйтранзистор 14 закроется или подза"кроется в случае подачи на вход 13уровня логического "0", величина ко торого близка к порогу переключенияусилителя), Вэтом случае ток, протекающий через второй .транзистор 16обратной связи. и опорныйтранзистор17 (правое плечо усилитля) будетбольше и первый второй третий ичетвертый 1, 2,. 3 и.4 транзисторыустановятсяв состояние, когда навтором выходе 6 будет логический "0",а на первом вьооде 5 логическая 30 (транзисторы 1, 1 открыты, а траизиг."торы 2, 3 закрыты), Первый трФзис"тор 15 обратной связи закроется авторой транзистор 1 б,-вратной связиостанется открьщм. При закрытом пер" ;з вом трайзисторе 15 обратной связиизменение логического состоянияна информационном входе 13 не можетизменить установившийся уровень логической1" .на первом выходе 5, .сое;40 дйненном.с открытым первым транзисмтором. 5по входному напряжению. Ключевой транзистор 8 закрыт, а открытые первый и второй транзисторы 11 и 12 под зарядаустанавливают на первом и втором выходах 5 и б уровни логической "1". При этом первый и второй транзисторы 1 и 2 закрываются, а тре тий и четвертый транзисторы 3 и 4 открываются. Первый и второй транзисторы 15 и 16 обратной связи от" крыты. Опорным напряжением на опор" ном входе 18 опорный транзистор 17 приоткрыт и находится в определенной точке вольт-амперных характеристик, В зависимости от логического уровня на информационном входе 13 информационный транзистор 14 может быть:либо открыт, либо закрыт, В любом случае состояние информационного транзистора ч не влияет на состояние ",иусилителя-формирователя, поскольку ключевой транзистор 8 закрыт. В режиме хранения на информационном.входе 13 должна быть установлена инФормация, подлежащая обработке уси-. лителем. В режиме приема и запоминания входной информации (режим обра" щения в ЗУ) на шине 1 О управленияустанавливается уровень логической "1", Транзисторы 11 и 12 подзаряда закрываются, а .ключевой транзистор 8 открывается.Предположим, что на информационный вход 13 подана логическая Ч , Паразитные емкости в узлах схемы,.свя занных с первым 5-и вторым б выхщфр",з. ми, начинают разряжаться через откр" тые транзисторы 3 и 4, ключевой транзистор 8, информационный транзистор 11, первый и второй транзисторы 15 и 16 обратной связи.опорный транзистор 17. Так как величина опорного напряжения лежит в зоне между уровнями логического "0" и логической "1" то43 информационный транзистор 1 ч будет открыт больше опорного транзистора.17, следовательно ток, протекающий через информационный транзистор 14 . и первый транзистор 15 обратной связи будет больше тока, протекающего через второй транзистор 16 обратной связи и опорный транзистор 17, В ре" зультате разряд паразитной емкости связанной с первым выходом 5 произойдет быстрее и соответственно пер-. вый, второйтретий и четвертый транзисторы 1, 2, 3, 1 установятся в со-, стояние, когда на выходе 5 будет лоТаким образом, усилитель-Формирователь запоминает поданную на вход информацию. При этом входная информация подается на схему до перехода к режиму обращения и удерживается в этом режиме на время, достаточное для срабатывания схемы, пбсле чего информация на входе усилителя может изменяться.Высокие стабильность и чувствительность усилителя-формирователя определяются наличием стабильного опорного напряжения и симметричностью плеч усилителя во всем диапазоне дестабилизирующих факторов, гарантиру" емой технологическим процессом из" готовления интегральной микросхемы ЗУ.етения Усил ватель для оперативного запоминающего-устройства35 на КМДП-транзисторах, содержЪрц первый и второй транзисторы Я-про- водимости, третий и четвертый транзисторы,Ю -проводимости, при этом стоки первого и третьего транзисторов подключены к первому выходу усилите ля-Формирователя и к затворам второго и четвертого транзисторов, стоки которых подключены к второму выходу усилителя-формирователя и к затворам первого и третьего транзисторов, истоки первого и второго транзисторов 40 Стыковка усилителя-формирователя по входу с ТТЛ-схемами обеспечивается соответствующим выбором величины опорного напряжения и пороговых напряжений МДП-транзисторов.5Предлагаемый усилитель-Формирователь обладает более высокой стабильностью и чувствительностью, чем известный и может быть применен в вы- сококачественных интегральных ЗУ на 6 КМДП-транзисторах в качестве элемента регистра и в качестве схемы приема и запоминания сигналов входной информации и "запись-считывание".Использование усилителя-Формирова теля в интегральной микросхеме ЗУ повысит надежность блока ЗУ и вычислительной системы в целом, гтоскольку снизится чувствительность микросхемы ЗУ к сбоям временной диаграм о мы в части. сигналов адреса, входной информации, "запись-считывание", ПомиМо этого на 5-103 сократится число интегральных схем обращения в блоке ЗУ, так как исключаются макросхе- ю мы согласования уровней и регистр адреса, Соответственно снизится стоимость и увеличится надежность блока ЗУ.рого транзисторов подзаряда подключены к шине управления, информационныйтранзистор р -проводимости, исток которого соединен со стоком ключевоготранзистора, затвор - с информационным входом усилителя-Формирователя,а сток - с истоком первого транзистора обратной связи И -проводимости,сток и затвор которого соответственно подключены к первому и второму выходам усилителя-формирователя, о тл и ч а ю щ и й с я тем, что, с целью повышения надежности усилителяформирователя, он содержит опорный транзистор й -проводимости и второйтранзистор обратной связи И -проводимости, исток которого соединен со стоком опорного транзистора, сток и затвор - соответственно со вторым и первым выходами усилителя-формирователя, затвор опорного транзистора подключен к опорному входу усилителя-формирователя, а исток - к стоку ключевого транзистора.Йсточники информации ринятые во внимание при экспертизе1. О, Ващасйапс 1 гап. Я.п 91 ецрру егазаЬ 1 е РВОМ зачез роиег к 1 Ь СМО 5 ргосезз, - "Е 1 есгоп 1 сз", 1 Р 14, 1378, рр. 106-111.2. Авторское СР и заявке У 1 295О 11 С 700 свидетельство СС0389/18-24, 1980 (прототип) ол. подключены к шине питания, истокитретьего и четвертого транзисторовподключены к стоку ключевого транзистора И -проводимости, исток которогосоединен с шиной нулевого потенциала,а затвор - с шиной управления, первый и второй транзисторы подзарядар-проводимости, истоки которых подключены к шине питания, сток первоготранзистора подзаряда соединен с первым выходом усилителя-формирователя,а сток второго транзистора подзарядасоединен со вторым выходом усилителяформирователя, затворы первого и вто999104 Подписное . ного комитета СССР ний и открытий Раушская наб., д.