Усилитель считывания для программируемого постоянного запоминающего устройства

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских. Социалистических Республик(51)М. Кл.з с присоединением заявки Мо О 11 С 7/00 Государственный комитет СССР по делам изобретений и открытий(23 Приоритет Опубликовано 15,1180, Бюллетень Мо 42 Дата опубликования описания 15. 11. 80(72) Авторы изобретения Ю.И. Шетинин, В.А, Неклюдов, В.В. Воробьева, П.С. Приходько и В.А. Мнтйна 71)Заявитель Я ПРОГРАММИРУЕМОГОЕГО УСТРОЙСТВА 54) УСИЛИТЕЛЬ СЧИТЫВАНИ ПОСТОЯННОГО ЗАПОМИ,. ие от ой те альным ым эа осится к области ики, и в частнос- полупроводникоминающим устройльные постоянные ства, имеющие я с инверсией г ало запомиИз ис брете итель интег стоян ств ам.Известэапоминаусилители заключаого ри- запоми- шина- ветству) на 2 О ь ны интеграющие устройсчитываниили без инверсии си н внающей матрицы 1(. 10Такое построение выходных усилителей накладывает ограничение на надежность постоянных запоминающих . устройств (ПЗУ).В ПЗУ запись информации 5 ется в создании иэбирательн сунка соединений элементовнающей матрицы с разрядными ми. Наличие соединения соот ет логической единице (нулю выходе усилителя считывания. Количество нулей и единиц существенно отличается в каждом разряде. С точ-ки зрения надежности, целесообразно выбирать фазу выходного сигнала 25 таким образом, чтобы обеспечить минимальное подключение элементов матрицы ПЗУ.В электрически программируеьых постоянных ЗУ (ГПЗУ) изменение фа зы выходного сигнала дает возмож- . ность изменить состояние минимального количества программируемых элементов матрицы, что приводит не только кповышению надежности, но и к уменьшению времени записи информации и увеличению процента выхода годных запрограммированных ППЗУ. Надежность в большой степени зависит от количества запрограммированных элементов. Так как каждый запрограммированный элемент имеет определенную вероятность восстановления своего прежнего состояния, то чем больше таких элементов в матрице, тем больше вероятность отказа схемы ППЗУ. Время записи информации находится в прямой зависимости от . количества программируемых элементов, меняющих свое состояние, В процессе записи практически все узлы схемы ППЗУ работают в предельных режимах. Чем больше время записи, тем больше вероятность выхода из строя какого- либо узла или элемента схемы, что определяет процент брака при программировании.Наиболее близким техническим решением является усилитель считывания, .состоящий иэ двух последовател -но включенных инверторов, каждый изкоторых имеет свою выходную контактную площадку на кристалле (2 . Впроцессе сборки к выходной клемме,корпуса подключается один из выходовусилителя считывания в соответствиис записываемой информацией,Если для масочных ПЗУ такое решение является приемлемым, то для электрически программируемых ПЗУ целесообразно иметь усилитель считываниятакже с электрическим изменением фазы 1выходного сигнала, что приводит к повышению надежности, уменьшению времени записи информации и увеличению выхода годных ППЗУ.целью изобретения является повышение надежности усилителя считыванияза счет изменения 4 азы выходного сигнала электрическим способом после завершения цикла изготовления большойинтегральной схемы (БИС). 20Эта цель достигается тем, чтоусилитель считывания для интегрального программируемого постоянного запоминающего устройства, содержащийуправляющий, фазорасщепительный, 25выходной транзисторы, три резистора, входную и выходную шины, шину питания и шину нулевого потенциала, причем эмиттер управляющеготранзистора соединен с входной ши- З 0ной, база через первый резистор сшиной питания, а коллектор с базойфазорасщепительного транзистора,коллектор которого соединен черезвторой резистор с шиной питания,эмиттер с базой выходного транзистора и через третий резистор с шинойнулевого потенциала, эмиттер выходного транзистора соединен с шинойнулевого потенциала, а его коллекторс выходной шиной содержит инвертирующий транзистор, пороговый элемент,программируемый элемент, два источника напряжения смещения, четвертыйи пятый резисторы, причем коллекторинвертирующего транзистора соединен 45с коллектором управляющего транзистора, с базой фазорасщепительноготранзистора и через четвертый резистор с шиной питания, база инвертирующего транзистора соединена с эмиттером управляющего транзистора, с входной шиной и через пятый резистор сшиной питания, а эмиттер с базой управляйи 4 еготранэистора и с положительным полюсбм первого источника напряжения смещения, отрицательный полюс которого соединен через программируемый элемент с шиной нулевогопотенциала и с выходом пороговогоэлемента;-"вход которого соединен сколлектором выходного транзистора и 60выходной шиной, эмиттер фазорасщепи"-тельного"транзистора соединен с положительным полюсомвторого источниканапряжения смещения, положительныйполюс которого соединен с базой вы ходного транзистора и через третийрезистор с шиной нулевого потенциала.Программируемый элемент выполненв виде плавной перемычки. Программируемый элемент выполнен в виде обратносмещенного р-п перехода.На чертеже дана электрическаясхема усилителя считывания, содержащего управляющий транзистор 1, фазовращательный транзистор 2, выходнойтранзистор 3, первый Резистор 4, второй резистор 5, третий резистор б,инвертирующий транзистор 7, первыйисточник 8 напряжения смещения,второй источник 9 напряжения смещения,программируемый элемент 10, пороговый элемент 11, четвертый резистор12, пятый резистор 13, входную шину14, выходную шину 15, шину 1 б питания, шину 17 нулевого потенциала.Программируемый элемент 10 можетбыть выполнен любым известным способом: плавкая перемычка, обратно смещенный р-п переход и т.д. Программируемый элемент 10 может иметь двасостояния: низкое и высокое сопротивление. Для плавкой нихромовой перемычки эти состояния определяются сопротивлением 100 Ом и более 1 Момсоответственно,В начальном состоянии перемычкаимеет низкое сопротивление.В этом состоянии управляющий транзистор закрыт при любОм сигнале навходной шине, а инвертирующий транзистор инвертирует входной сигнал,который вторично инвертируется выходным транзистором 3,При лог. "0" на входной шине 14необходимо обеспечить закрытое состояние транзисторов 1 и 3. В зависимости от уровня логического "0"входного сигнала смещающее напряжение (ОСм) выбирается из следующегоусловия:1о п "смО -0- йьх оэср д +О РП .ЭЛ+ СМпр.элгде Ооьхнапряжение логическоЪго "0" на входнойшине;О- падение напряжения напереходе база-эмиттерЬэъоткрытого инвертирующего транзистора 7;И - напряжение на шине питания;В р ЭЛ - сопротивленйе програмпр,э .мируемого элемента впроводяк(ем:состоянии.При таком соотношении напряжений при малом сопротивлении программируемого элемента сигнал разрядной шины будет появляться на выходе усилителя считывания без инверсии.Напряжение второго источника смещения выбирается из условия согласования уровней входной и выходной цепи убилителя считывания. В частности, источники 8 и 9 могут быть равными.Для того, чтобы изменить Фазу сигнала входной шины, достаточно привести программируемый элемент в состояние высокого сопротивления. Инвертирующий транзистор 7 будетзакрыт при любом сигнале на входной шине, а транзистор 1 будет выполнять Функцию управляющего транзистора в инвертирующем каскаде на транзисторах 1-3,Изменение состояния программируемого элемента происходит при подаче импульса тока на выходную шину 15 усилителя считывания через пороговый элемент 11.Таким образом, предлагаемая схема позволяет менять Фазу выходного сигнала после сборки в корпус микросхемы непосредственно самими заказчиками, что приводит к повышению надежности, уменьшению времени записи информации и увеличению процента выхода годных ППЗУ в процессе программирования.Усилитель считывания может быть выполнен по обычной планарной технологии, используемой при производстве полупроводниковых электрически программируемых постоянных запоминающих устройств.Формула изобретения1. Усилитель считывания для программируемого постоянного запоминающего устройства, содержащий управляющий, Фазорасщепительный, выходной транзисторы, три резистора, входную и выходную шины, шину питания и шину нулевого потенциала, причем эмиттер управляющего транзистора соединен с входной шиной, база через первый резистор с шиной питания, а коллектор с базой фазорасщепительного транзистора, коллектор которого соединен через второй резистор - с шиной питания, эмйттер с базой выходноготранзистора и через третий резисторс шиной нулевого потенциала, эмит-тер выходного транзистора соединен сшиной нулевого потенциала, а его кол. лектор с выходной шиной, о т л ич а ю щ и й с я тем, что, с цельюповышения надежности усилителя,онсодержит инвертирующий транзистор,пороговый элемент, программируемыйэлемент,два источника напряжения 10 смещения, четвертый и пятый резисторы, причем коллектор инвертирующего транзистора соединен с коллектором управлякияего транзистора, сбазой фазорасщепительного транзис тора и через четвертый резистор сшиной питания, база инвертирующеготранзистора соединена с эмиттеромуправляющего транзистора, с входнойшиной и через пятый резистор с шиной щ питания, а эмиттер с базой управляющего транзистора и с положительнымполюсом первого источника напряжениясмещения, отрицательный полюс которого соединен через программируемыйэлемент с шиной нулевого потенциалаи с выходом порогового элемента, входкоторого соединен с коллектором выходного транзистора и выходной шиной,эмиттер фазорасщепительного транзистора соединен с положительным полюсом 30 второго источника напряжения смещения,положительный полюс которого соединен с базой выходного транзистора ичерез третий резистор с шиной нулевого потенциала.35 2. Усилитель по п.1, о т л ич а ю щ и й с я тем, что программируемый элемент выполнен в виде плавкой перемычки.3. Усилитель по п.1, о т л ич а ю щ и й ся тей, что программиру-,емый элемент выполнен в виде обратногссмещенного р-п перехода. Источники информации,принятые во внимание при экспертизе1. Еессгоп 1 с Оеьдп, 13, 1973.2. Патент США,кл. 340-173.5,В 3721964, 1974 (прототип).%ай ЮЮЖИТ ус каз ПП фПатентф, гУжгород, ул ектн фил СоставиРедактор Л. Голъдина Техред б Тираж 662 ВНИИПИ Государстве по делам изобре 113035 у Москва, 3-35, ъ В. Гордоновааврилешко Корректор Подаиснонного комитета СССРений и открытыйРаушская наб., д, 4