Адресный регистр

Оп ИСАНИИИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соев СоветскихСоциалистическихРвспубиии(51)М. Кд. / Н 03 К 21/00 Веударатааллый кеюнтат ВИР лв делаю лаабратапийв етхритк 11(54) АДРЕСНЫЙ РЕГИСТР Изобретение относится к полупро водниковой электронике, электроннойи вычислительной технике и может ис.пользоваться при построении запоминающих устройств на КМОП-транзисторах.Известен адресный регистр, содержащий входной ключ, тактируемый Р 5.триггер, цепи восстановления исходного состояния и источник опорногонапряжения 1 1 ,Недостатком данного устройства является сложность конструкции, связанная с необходимостью использования генератора опорного напряжения,Цель изобретения - упрощение конструкции и повьппение надежности работы,Поставленная цель достигается тем,что в устройство, содержащее входнойключевой МОП-транзистор, триггерна КМОП-транзисторах, установочныйМОП-транзистор, включенный междуодним входом триггера и общей шиной,2введены инвертор и тактируемый элемент ИЛИ-НЕ на КМОП-транзисторах,причем вход инвертора подключен к ши.не сигналов выбора, а выход - к тактовому входу тактируемого элементаИЛИ-НЕ, один вход которого подключенк прямому,.второй - к инверсномувыходу триггера, а выход - к затворувходного ключевого МОП-транзистора.На чертеже приведена принципиальная электрическая схема адресногорегистра на КМОП-транзисторах.Адресный регистр на КМОП-транзисторах содержит входной ключ на транзисторе 1, тактируемый Р 5-триггер 2 1 ф на транзисторах 3-7, цепь восстановления исходного состояния на транзисторе 8, синхронизирующее устройство,состоящее из последовательно соединенных инвертора 9 на транзисторах ф 10 и 11 и тактируемого элемента 12 ИЛИ.НЕ на транзисторах 13-16, вход7 сигнала адреса (совместимый с ТТЛ),вход сигнала выбора 18 ( КМОП-уровня),832726 35 прямой 19 и инверсный 20 выходы сигнала адреса,Вход 17 сигнала адреса через транзистор 1 входного ключа подключенк правому плечу (выход 19) Рб-тригге-.,ра, являющемуся прямым выходом сигнала адреса, и первому входу тактируемого элемента ИШ-НЕ (затвор транзистора 13), второй вход которого (затвор транзистора 14) соединен с левым 1 Оплечом (выход 20) триггера, являющимся инверсным выходом сигнала адреса.Затвор транзистора 1 входного ключаподключен к выходу 21 тактируемогоэлемента ИЛИ-НЕ, соединенному со15стоками транзисторов 13-15, причемисток р-.канального транзистора 11 сподключен к источнику питания О,а истоки и-канальных транзисторов13 и 14 соединены со.стоком и-каналь 20наго транзистора 16, исток которогоподключен к общему выводу. Вход инвертора 9 затворы транзисторов 3(Р 5-триггера) и 8 (цепи восстановления) подключены к входу сигнала вы"бора, а выход 21 инвертора соединенс тактовым входом элемента ИЛИ-НЕзатворами транзисторов 15-16.Адресный регистр работает следующим образом.В исходном состоянии входной ключна транзисторе 1 открыт, так как сигнал выбора имеет высокий. уровень, следовательно, на выходе инвертора 9 низкий уровень, транзистор 15 открыт инапряжение на выходе тактируемогоэлемента ИЛИ-НЕ (выход 21) равно напряжению источника питания,Напряжение на выходе 22 Р 5-триггера 2 и прямом выходе инвертора 9 равно напряжению на входе 17 сигнала ад 40реса. Транзистор 8 цепи восстановления открыт, и напряжение на левом плече РЗ-триггера, являющемся инверснымвыходом 20 сигнала адреса равно О В.При подаче низкого уровня на вход 4518 сигнала выбора микросхемы закрывается транзистор 8 цепи восстановления и открывается транзистор 3 РЗ"триггера. При этом выход 22 РЬ-триггера через открытый транзистор 3 подключается к источнику питания. Припрохождении сигнала выбора через инвертор 9 закрывается транзистор 15и открывается транзистор 16.Если на вход 18 сигнала выбораподан сигнал высокого уровня, открытый транзистор 4 ограничивает зарядпаразитной емкости (выход 20), а па 4раэитная емкость в адресе 19 заряжается через открытый транзистор 5до напряжения источника питания ООдновременна с появлением сигналавысокого уровня на прямом выходе 19сигнала адреса открывается транзистор13, и на выходе 21 тактируемого элемента ИЛИ-НЕ устанавливается напряже.ние 0 В, в результате чего выходнойключ закрывается, и адресный регистротключается по входу 17 адреса.Если в исходном состоянии на вход17 подан сигнал адреса низкого уровня, при подаче на вход 18 сигналавыбора низкого уровня напряжение навыходе 19 удерживается на низкомуровне через открытый входной ключна транзисторе 1, а на выходе 20Фчерез открытый транзистор 6 устанавливается напряжение, равное напряжению источника питания О . Одновременно с появлением сигнала высокогоуровня на инверсном выходе сигналаадреса. 20 открывается транзистор 14,и на выходе 21 тактируемого элементаИЛИ-НЕ устанавливается напряжение0 В, в результате чего входной ключзакрывается, и адресный регистр отключается по входу 17 адреса.Изобретение обеспечивает упрощение конструкции адресного регистраи схемы памяти в целом, так как позволяет уменьшить число сигналов,необходимых: для работы адресногорегистра, а следовательно, число шин металлизации и площадь кристалла памятиФормула изобретенияАдресный регистр, соцержащийвходной ключевой МОП-транзистор итриггер на КМОП-транзисторах, установочньп МОП-транзистор, включенный между одним входом триггера иобщей шиной, о т л и ч а ю щ и йс я тем, что, с целью упрощенияустройства и повышения надежности,в него дополнительно введены инвер-,тор и тактируемый элемент ИЛИ-НЕна КМОП-транзисторах, причем входинвертора подключен к шине сигналоввыбора, выход - к тактовому входутактируемого элемента ИЛИ-НЕ, одинвход которого подключен к прямому,второй - к инверсному выходу триггера, а выход - к затвору входногоключевого МОП-транзистора.Источники информациипринятые во внимание при экспертизе832726 Составитель А. Тимофееведактор Г. Кацалап Техред Н.Ковалева Коррек Коста Закаэ 3481ЖНИИПИ ое ал ППП Патент , г. Ужгород, ул. Проектная,53 Тираж 9Государственногопо делам изобретений 113035, Москва 1 К, Р 8 Подписикомитета СССРи открытийушская наб., д. 4/5